数字电子钟电路.docVIP

PAGE PAGE 2 数字电子钟逻辑电路设计 摘要 本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门采用异步连接设计构成数字电子钟。分、秒均使用60进制循环计数，时使用24进制循环计数。 关键词 电子时钟；清零；循环计时 1设计任务及主要技术指标和要求 1.1 设计任务： 用中小规模集成电路设计一台能显示时，分，秒的数字电子钟。 1.2 主要技术指标和要求： 1.2.1 由555定时器产生1Hz的标准秒信号。 1.2.2 秒、分为00~59进制计数器 1.2.3 时为00~23二十四进制计数器。 2引言 数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。 3工作原理 数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。 3.1 4位同步计数器74LS161引脚结