可编程脉冲发生器若干技术问题研究.docVIP

可编程脉冲发生器若干技术问题研究 　　摘要：本文以一种SPLD器件为例，设计了一个周期和个数可控的脉冲发生系统。首先给出本设计的目标，并根据目标分析可行的各种方案，接着分四部分介绍了一种理想的实现方法，本文还首次提出了脉冲奇数分频中克服简单计数分频法无法实现50%占空比的新方法。最后对该系统进行测试并总结，它是目前较为实用的低成本高精度的可控脉冲发生系统，它同时也为处于相关教学一线的老师提供了一个实施案例。 　　关键词：电子技术；信号；SPLD；脉冲；奇数分频；占空比 　　中图分类号：TN7 　　文献标识码：A 　　DOI：10.3969/j.issn.1003-6970.2015.12.007 　　本文著录格式：蔡领，朱金刚.可编程脉冲发生器的若干技术问题研究[J].软件，2015，36（12）：31-34 　　0 引言 　　可编程脉冲器在电子产品中应用广泛，目前大部分都是使用PLD（Programmable Logic Device）器件来实现，PLD器件通过编程可灵活方便地构建和修改数字电子系统。SPLD则是简单（Simple） PLD的意思，典型器件是Lattice公司生产的GAL16V8、GAL22VIO和Atmel公司生产的ATF16V8。SPLD器件使得电路设计段时间即可完成，且修改容易。早在20世纪90年代的数字电路实验的教学过程中就已经开始使用。许多文献中提到CPLD等大规模可编程逻辑器件将成为数字电路应用的大趋势，而作为联系模拟电路和各门技术课程的纽带的数字电路的设计中，SPLD双列直插封装更易用，开发环境要求低，成本低，在一些小规模设计中还是普遍使用。在高校教育中它更有助于学生理解和掌握技术，它使得设计难度大大降低，极大地吸引学生的注意力。分频电路和单脉冲电路等是电子技术中常用的模块，尤其是奇数分频中如何实现50%占空比的问题由来已久，本文将针对可编程脉冲发生器的设计目标，以对这些技术在SPLD上的实现为例展开探索。 　　1 系统概述 　　本设计以SPLD器件为例，制作一个多脉冲发生器，输出脉冲的个数和周期可预设置。电路框图如图l所示： 　　其中： 　　（1）输出脉冲周期可调。通过3路逻辑开关控制，分别为ImS、2mS、3mS、4mS...7mS。 　　（2）输出脉冲的数目可调。输出脉冲个数由3路逻辑开关控制，分别为1-7。 　　对于输出脉冲周期可调要求为1ms到7ms其实就是对周期为1ms的信号进行1到7分频；脉冲个数l到7个可编程实现一个3位的二进制计数器配合一些逻辑操作来完成。当然更多的脉冲个数和周期需要规模更大的PLD器件去实现。 　　2 系统设计与实现 　　2.1 脉冲信号源 　　脉冲信号源可以用555定时器电路或品振产生，在进行数字电路设计时，多用几种方法进行设计可以培养分析和设计能力。如果考虑频率的稳定性，可选择晶振产生。具体实现为4.096MHz的晶振，结合CD4060产生lkHz的方波信号（周期为1ms），如图2所示。 　　2.2 输出脉冲周期控制电路 　　采用可编程分频电路来实现。 　　三位二进制计数器输出值为Q2Q1Q0，开关K0、K1、K2分别处于不同的状态（断开或闭合）时，产生相应的逻辑电平值（‘0’或‘l’），为D0-D7信号；Q2与D2，…，Q0与D0分别进行异或运算，当Q2与D2，…，Q0与D0都相等时CLR的状态为‘0’，对计数器产生一次清‘0’操作，计数器的最大值通过K0、K1、K2来设置。 　　这里简单比较下SPLD器件中22V1O和16V8这两类。22V1O的资源更为多些，但渐渐被复奈（Complex）PLD器件（CPLD）取代而面临淘汰，价格更是达到了20元左右一片，应用已经很少，16V8虽然资源相对少些，但是使用灵活，价格低，在简单数字电路设计中仍然发挥着举足轻重的作用。这里我们用廉价的16V8去实现单元逻辑电路。 　　在16V8的编程中，有几个地方需要注意。一是计数器无法实现1分频，即当输入设定为二进制001时通过计数器无法实现，需要用组合逻辑电路来实现。第二，16V8没有异步清零的功能，这样在计数时实际的计数周期要比设定的值多l，这可以用计数初值置为l的方法解决。 　　2.3 奇数分频对称波形实现的新方法 　　在分频数为3及以上的奇数时，简单的计数分频无法实现占空比50%，这是本设计的一个难点，也是由来已久的分频器里一个老问题。首先回顾下前辈们的方法，早在2004年，南开大学的高清运博士在他的一篇论文中提到了奇数分频器的设计，他提到可以分两步走：先对信号做N/2（带小数）分频（文中N都是指3以上的奇数），然后再做2分频。这种方法使用模（N+1）/2计数器进行计数，从0计数至（N-1）/2；将2分频器的输出反馈