《微机原理和应用》第6章 半导体存储器.pptVIP

门电路译码 A1 A0 F0 F1 F2 F3 （a） A0 Y0 Y1 A19 A18 A17 A16 A15 （b） Y 译码器74LS138 功能 连接 74LS138连接示例 E3 E2 E1 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ＋5V A19 A18 A17 A16 A15 74LS138功能表 片选输入 编码输入 输出 E3 E2* E1* C B A Y7* ~ Y0* 1 0 0 0 0 0仅Y0*有效） 0 0 1仅Y1*有效） 0 1 0仅Y2*有效） 0 1 1仅Y3*有效） 1 0 0仅Y4*有效） 1 0 1仅Y5*有效） 1 1 0仅Y6*有效） 1 1 1仅Y7*有效） 非上述情况 ××× （全无效） EEPROM芯片2864A 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线I/O7～I/O0 片选CE* 读写OE*、WE* 功能 Vcc WE* NC A8 A9 A11 OE* A10 CE* I/O7 I/O6 I/O5 I/O4 I/O3 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 6.4 半导体存储器与CPU的连接 这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口 6.4.1 存储芯片与CPU的连接 存储芯片的数据线的连接 存储芯片的地址线的连接 存储芯片的片选端的连接 存储芯片的读写控制线的连接 1.存储芯片数据线的处理 若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充” 演示 位扩充 2114 （1） A9～A0 I/O4～I/O1 片选 D3～D0 D7～D4 A9～A0 2114 （2） A9～A0 I/O4～I/O1 CE CE 多个位扩充的存储芯片的数据线连接于系统数据总线的不同数据位线上 其它连接都一样 这些芯片应被看作是一个整体，常被称为“芯片组” 2.存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码” 片内译码 A9～A0 存储芯片 000H 001H 002H … 3FDH 3FEH 3FFH 全0 全1 00…00 00…01 00…10 … 11…01 11…10 11…11 范围（16进制） A9～A0 3. 存储芯片片选端的译码 存储系统常需利用多个存储芯片扩充容量，也就是扩充了存储器地址范围 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现 这种扩充简称为“地址扩充”或“字扩充” 演示 地址扩充（字扩充） 片选端 D7～D0 A19～A10 A9～A0 （2） A9～A0 D7～D0 CE （1） A9～A0 D7～D0 CE 译码器 0000000001 0000000000 存储芯片片选端的译码示例 片选端常有效 A19～A15 A14～A0 ????? 全0～全1 D7～D0 27256 EPROM A14～A0 CE 令芯片（组）的片选端常有效 不与系统的高位地址线发生联系 芯片（组）总处在被选中的状态 虽简单易行、但无法再进行地址扩充，会出现“地址重复” 地址重复 一个存储单元具有多个存储地址的现象 原因：有些高位地址线没有用、可任意 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址” 例如：00000H～07FFFH 选取的原则：高位地址全为0的地址 高位地址译码才更好 ⑴ 译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器：74LS139 常用的3:8译码器：74LS138 常用的4:16译码器：74LS154 ⑵ 全译码 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各