- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
3.2使用图形编辑器设计(第一个简单地例子)
太原理工大学 夏路易
PAGE 81
PAGE 90
3.2使用图形编辑器设计(第一个简单的例子)
该例子虽然简单,只有一个反向器和一个与门,但通过这个例子可以学习设计过程,若有下载部件MPU,可以下载配置数据,使设计更完整。
下面一步一步的介绍如何使用图形编辑器设计逻辑电路。
第一步:进入MAX+PLUSⅡ运行环境
第二步:建立项目
选择File/Project/Name 显示如下对话框(图3.2.1)
将目录directories 选择为Max2Work,,然后输入project Name为lizi/first,然后按OK按钮,出现是否建立子目录lizi/first的询问,再输入OK。
图3.2.1
第三步:在file中选New,出现如下对话框(图3.2.2),然后选择第一项Graphic Editor file,选OK,出现标题为Graphic Editor Untitled的窗口。
图3.2.2
第四步:在窗口中用鼠标双击一下,出现一个黑点,见如下窗口(图3.2.3),窗口左侧的工具为画图工具。
图3.2.3
然后,选Symbel/Enter Symbel菜单,则出现Enter Symbel对话框(图3.2.4),
图3.2.4
图3.2.5
在对话框中选择Maxplus2/maxlib/prim子目录,在此子目录中有基本逻辑功能门和一些基本图形元素,用鼠标选择”not”门,选OK,窗口中显示非门图形(图3.2.5)。
第五步:在非门左侧点一点,然后在Symbel/Enter Symbel菜单选择输入元件“Input”,按下OK后窗口如图3.2.5。
第六步:在非门右侧点一点, 然后在Symbel/Enter Symbel菜单选择输入元件“output”,按下OK后窗口如图3.2.6。
图3.2.6
第七步:在input和output元件的“PIN_NAME“上按两下鼠标左键,分别输入”NOT_IN”和”NOT_OUT管脚名称(可以自己随意输入)
第八步:依照上述方式再输入与门电路,图中已有的元件(例如inputhe output)可以用选取/拷贝/粘贴的方式输入,粘贴时应该先将要粘贴的位置点一个点。将管脚名称更改后,见下图3.2.7。
图3.2.7
第九步:选File/Save As 将所画图形存入文件first.dgf。
第十步:选定器件,使用Assign/Device菜单,出现如下对话框(图3.2.8)。
图3.2.8
选定器件系列FLEX10K,选定器件EPF10K20RC240-4(由于该软件是学生版,故可选择器件只有二个FLEX10K系列的FLEX10K20RC240-4和MAX7000系列的EPM7128SLC84-7,它们可以进行仿真和配置下载,但必须有相应的下载硬件支持,而工业版本有ALTERA公司的全系列器件供选用),选择完成后按下OK。
第十一步:指定下载方式和保留引脚,选Assign/Global Projecy Device Option菜单,出现如下对话框(图3.2.9)。
图3.2.9
在该对话框中的下载方式和所用器件的配置方式有关,若只仿真而不下载配置数据可以不设置该对话框。
在此选择被动串行下载方式。
若在器件指定对话框中指定的是MAX7000系列,其配置下载方式是唯一的,所以在该对话框中不能指定下载方式,但可以设置保密位,管脚和宏单元的保留百分比,其对话框见图3.2.10。
图3.2.10
第十二步:设置逻辑综合方式,对话框见图3.2.11
图3.2.11
选Assign/Global Logic Synthesis菜单,指定综合方式”Type”为Fast,即对所设计的电路进行逻辑综合时,是以速度最快为逻辑综合时的技术指标。
( 若目的只为学习设计方法而不是下载配置数据,则第十一和第十二步可以不操作)
第十三步:检查与更改错误,选File/Project/Sa
您可能关注的文档
最近下载
- 幼年特发性关节炎护理新进展题库答案-2025年华医网继续教育.docx VIP
- 艾里逊系列变速箱应用与安装.pptx VIP
- 2019疏浚工程预算定额.docx VIP
- 肥厚型梗阻性心肌病护理查房【50页】.pptx VIP
- 固定二氧化碳系统.doc VIP
- 第三单元1~6的表内除法第4课时除法(2)课件2025人教版数学二年级上册.ppt
- 第三单元1~6的表内除法第3课时除法(1)课件2025人教版数学二年级上册.pptx
- 工业厂房及管理楼水电安装施工方案.docx VIP
- 装配式农村住房建筑构造(五)(低层现浇混凝土聚苯模块墙体).pdf VIP
- 吉J2022-184现浇混凝土内置保温复合墙体建筑构造.pdf VIP
文档评论(0)