LECturE-14-高速缓冲存储器.ppt

主要内容 高速缓存的目的 高速缓存的理论依据 高速缓存的工作过程 关键问题 地址映射策略　（如何判断命中取决于映射策略） 替换策略 写策略 Cache 的 读写 操作 访问Cache 取出信息送CPU 将新的主存块 调入Cache中 执行替换算法 腾出空位 结束 命中？ Cache满？ CPU发出访问地址 开始 是 否 是 否 访问主存 取出信息送CPU 读 Cache 和主存的一致性 Cache 的 读写 操作 写 写直达法（Write – through） 写回法（Write – back） 写操作时数据既写入Cache又写入主存 写操作时只把数据写入 Cache 而不写入主存 当 Cache 数据被替换出去时才写回主存 写操作时间就是访问主存的时间，读操作时不 涉及对主存的写操作，更新策略比较容易实现 写操作时间就是访问 Cache 的时间， 读操作 Cache 失效发生数据替换时， 被替换的块需写回主存，增加了 Cache 的复杂性 Cache 的改进 (1) 增加 Cache 的级数 片载（片内）Cache 片外 Cache (2) 统一缓存和分立缓存 指令 Cache 数据 Cache 与主存结构有关 与指令执行的控制方式有关 是否流水 Pentium 8K 指令 Cache 8K 数据 Cache PowerPC620 32K 指令 Cache 32K 数据 Cache Cache 替换机构 Cache 存储体 主存Cache 地址映射 变换机构 小结 设置高速缓存的目的是什么？ 设置高速缓存的理论依据是什么？ 高速缓存容量相对主存较小，放什么内容到高速缓存中？ 怎么知道CPU访问的内容是否在高速缓存中，放在什么位置了？ 如果CPU访问的内容没在高速缓存中怎么办？ CPU Cache 主存 外存 程序访问局部性 最近访问的内容，及其邻近的内容 找到映射的位置，查看标记 找到可以映射的位置，如果空则装载；如果不空则实施替换策略 提高CPU访存效率 小结 cache的理论依据 主要技术指标的计算 命中率、访问效率、平均访问时间 地址映射 直接映射、全相联映射、组相联映射 相联存储器 替换策略 FIFO，LRU，LFU，随机替换 写策略 作业 14－1 　一个组相联cache由64个存储块构成，每组包含4个存储块，主存包含4096个存储块，每块由8字组成，每字为32位。存储器按字节编址，访存地址为字地址。 （1）写出主存地址位数和地址格式 （2）写出cache地址位数和地址格式 （3）画出组相联映像方式的示意图 （4）主存地址18AB9H映射到cache的哪个字块 作业 14－2 　设某计算的cache采用4路组相联映像，已知cache容量为16KB，主存容量为2MB，每个字块有8个字，每个字有32位。问： （1）主存地址多少位（按字节编址），各字段如何划分（各需多少位）？ （2）设cache起始为空，CPU从主存单元0,1,..,100，依次读出101个字（主存一次读出一个字），并重复按此序读11次，问命中率为多少？ （3）若cache速度是主存的5倍，问采用cache与无cache比较速度提高多少倍。 作业 14－3：某计算机有一指令和数据合一的cache,　已知cache的读写时间为10ns,　主存的读写时间为100ns，取指的命中率为98%, 数据的命中率为95%, 在执行程序时，约有1/5的指令需要取一个数据。问设置cache后，与无cache比较，计算机的运算速度提高多少？ 14－4：比较cache三种地址映像的命中率。假设主存容量为8块，cache容量为4块(组相联映射时，共分2组)，按下列次序循环访问主存各块，求命中率(在组相联和全相联映像时，考虑LRU，LFU，FIFO三种替换策略中的一种)： 0,4,0,4,0,4,… 0,2,4,0,2,4,… 0,1,2,3,4,0,1,2,3,4,… 开放思考题 2007年，磁记录产业巨头IBM公司和TDK公司合作开发新一代MRAM （ Magnetic Random Access Memory，磁阻内存）！MRAM拥有静态随机存储器（SRAM）的高速读取写入能力，以及动态随机存储器（DRAM）的高集成度，而且基本上可以无限次地重复写入，掉电后数据不丢失。 开机无需等待！ * * 问题：如何判断命中？ * 提问：映射到哪里？ * 提问：替换谁？放什么内容到cache中 * 介绍工作过程，各组成部分的作用。 * 介绍工作过程，各组成部分的作用。 * 介绍工作过程，各组成部分的作用。 * 介绍工作过程，各组成部分的作用。 * 介绍工作过程，各组