基于EPLD设计基站中频系统.docVIP

基于EPLD设计基站中频系统 　　摘要：本文设计了一种基于EPLD器件的基站中频系统，该系统采用了ALTERA公司的MAXII系列中的EPM1270芯片。首先简单介绍了EPLD的接口特点，随后对该设计系统的硬件和软件两方面都做了详细论述。硬件部分给出了系统的总体设计方案，软件部分主要由固件设计、驱动程序设计和应用程序设计三部分组成。 　　关键词：EPLD；MPC875；WD2；复位；告警 　　中图分类号：TP391.4 文献标识码：A 文章编号：1007-9416（2017）10-0146-03 　　1 概述 　　随着电子行业的发展，大规模集成电路的运用越来越普遍，用EPLD（ Erasable Programmable Logic Device）开发新产品是当前很多实际情况的需求。本文详细描述了EPLD在基站上中频板卡上所实现的功能及接口信号。 　　2 硬件设计 　　2.1 系统方案 　　基站上面有一块IFU板（中频板），负责发射信号。中频板上有一片EPLD可擦除可编辑逻辑器件，称为IFRCE（IFU Reset，Control/Configuration，ioExpander），采用EPM1270芯片实现，属于ALTERA公司的MAXII系列。 　　IFRCE主要实现IFU板的复位控制、FPGA（Field-Programmable Gate Array）上电配置、MPC875寄存器接口管理和MPC875的I/O扩展，同时对外部输入信号还有进行去毛刺和同步采样处理，对输出信号进行时序控制使其满足硬件时序要求。其主要任务是实现对如图1、图2所示的各功能模块。 　　2.1.1 芯片物理特性描述 　　MAXII器件提供基于行和列的结构来实现用户逻辑。每个逻辑阵列块（LABs）包含10个逻辑单元（LE）；内部互连的MultiTrack为LAB提供小颗粒的时间延迟；I/O管脚由位于器件外围的IO单元（IOE）驱动。时钟网络包括四根时钟线，它贯穿整个器件，为器件上的各种资源提供时钟。 　　MAXII 器件还包含一个FLASH存储体，一部分是用来存储SRAM配置信息的CFM块，另一部分是用户FLASH存储块（UFM）。 　　2.1.2 管脚分配 　　每片EPLD分为四个I/O Bank，均采用3.3V供电，接口标准为TTL3.3。 　　EPLD 的管脚分配，合计：197个信号 （197/212=93%） 　　2.2 实现功能描述 　　EPLD主要完成的功能包括：MPC875存储器接口；IFU板的复位控制与管理；硬件复位配置字（HRCW）的读取；双地址BOOT机制；IFU板光模块、温度检测模块、时钟模块、LCB板频率合成模块告警检测；FPGA、DDC、DUC、UART配置接口控制逻辑；LED灯的控制。 　　EPLD内部功能多用组合逻辑实现。告警检测、输入信号采样和输出信号的时序控制采用时序逻辑。 　　3 软件设计 　　3.1 MPC875存储器接口模块 　　MPC875与EPLD的硬件接口框图如图3所示。 　　3.2 IFU复位控制与管理模块 　　IFU复位类型按级别可分为：整板复位（包括处理器和周边器件）、处理器复位（MPC875）和周边器件复位（包括FPGA、6×DDC、6×DUC、UART、2×CDC7005、PHY芯片、LM87、FLASH）。 　　3.2.1 复位事件归纳 　　（1）发起整板复位的情况归纳如下：IFU板上电时，由MAX811板产生一个上升沿整板复位脉冲到EPLD；全局复位按钮产生一个下降沿脉冲到EPLD；EPLD内部复位命令字控制寄存器全局复位控制位被置为有效。 　　（2）发起MPC875复位的情况归纳如下：MPC875复位按钮产生一个下降沿脉冲到EPLD，发起MPC875 PORST复位；EPLD内部复位命令字控制寄存器PORST/HRST/SRST被置为有效；EPLD内部复位命令字控制寄存器SW_REBOOT被置为有效。 　　3.2.2 复位标志位的管理 　　当由某种复位源引起的复位发生时，该寄存器中的相应位就会置“1”。这样，在发生异常事件时，可以通过查询该寄存器得知是因为什么事件引起的复位。在复位标志寄存器中设置了八个标志位：MPC875复位按钮复位标志，上电复位标志，外部看门狗复位标志，全局按钮复位标志，远程复位标志，命令字复位标志，软件重起标志，FPGA按钮复位标志。每一种复位事件在置位相应标志位的同时，会清除所有其他标志位。软件对该寄存器的任何写操作都会导致该寄存器清0。这样为软件提供一种清除该寄存器的途径。 　　3.3 WD2的??现和控制 　　利用EPLD的可编程特性，在内部实现一个外部Watch Dog 2，这样定时可以比较长，还可