第二章C54XX硬件结构第一节C54XX组成一、C5410A.pptVIP

第二章 C54XX的硬件结构 第一节 C54XX的组成 一、C5410A的两种封装形式（144p) C54X是低功耗、高性能的定点DSP芯片，采用改进的哈佛结构 C54引脚说明： （1）地址线：A22（MSB）-A0（LSB），23根，8M的寻址空间，I/O/Z （2）数据线：D15-D0，16根，I/O/Z （3）初始化、中断和复位信号：8根 （4）多处理信号：2根 （5）存储器控制信号：11根 （6）时钟信号：7根 （7）多通道缓冲串行接口：18根 （8）主机接口信号：20根 （9）电源：4根 （10）仿真与测试：7根 二、 C54X的内部硬件结构 C54X采用修正的哈佛结构和八条总线，使处理器的性能大大提高。 * 同时访问程序存储器和数据存储器 在一个周期内，可进行三次读操作和一次写操作 * 数据可在程序存储器和数据存储器之间进行传送 * 包括管理中断、重复操作和函数调用的控制机制 C54X的内部硬件结构包括以下单元： 1，CPU 2，内部总线结构： 四条程序/数据总线和四条地址总线 3，特殊功能寄存器：26个 位于一个具有特殊功能的CPU映射存储区内 4，数据存储器： 双访问RAM（DARAM）：一个指令周期进行两次存取操作 单访问RAM（DARAM）：一个指令周期进行一次存取操作 不同型号的C54的DARAM和DARAM的容量和存取速度是不同的 5，程序存储器： 片内ROM、双访问RAM（DARAM）、单访问RAM（DARAM）、双访问和单访问可 共享的RAM 大部分C54X的DSP可寻址64K字程序存储器空间 6，I/O端口： 两个通用I/O端口 /BIO 和 XF 可对主机通信并行接口和同步串行接口进行配置 可扩展外部I/O，须加缓冲和锁存电路 7，主机通信接口（HPI）： 8，串行接口： 含4类串行接口 9，定时器： 带4位予定标器的16位定时器，通过编程实现停止、重启动、复位和禁止 10，中断系统 含硬件中断和软件中断 三、总线结构 1，程序总线（PB）： 从程序存储器中取指令代码和立即操作数 2，三条数据总线（CB、DB和EB） 将CPU、数据地址产生逻辑、程序地址产生逻辑、片上外设及数据存储器连 在一起 * CB和DB传送从数据存储器读取的操作数 * ED传送写到存储器的数据 3，四条地址总线（PAB、CAB、DAB和EAB）： 传送执行指令所需的地址 第二节 中央处理器（CPU） C54X的DSP的CPU的基本组成如下： * 40位算术逻辑单元（ALU）； * 2个40位累加器寄存器； * 提供一个16-31位的桶式移位器； * 乘法器/加法器单元； * 16位的临时寄存器（T）； * 16位的状态转移寄存器（TRN）； * CPU的状态和控制寄存器； * 比较、选择和存储单元（CSSU）； * 指数编码器 一、CPU状态和控制寄存器 C54X的DSP有三个状态和控制寄存器： 状态寄存器0（ST0） 状态寄存器1（ST1） 处理器工作模式状态寄存器（PMST） *ST0和ST1中包含各种工作条件和工作方式的状态 *PMST中包含存储器的设置状态及控制信息 1，状态寄存器ST0和ST1 ST0和ST1寄存器的各位可以使用SSBX和RSBX指令来设置和清除 * 符号扩展模式可以使用SSBX 1，SXM来设置 可以使用RSBX 1，SXM来复位 * ARP、DP和ASM位可以使用带短立即数的LD加载 * ASM和DP段也可以使用LD指令加载数据存储器的值 BRAF：复位=0，块重复操作标志 CPL：复位=0，相对直接寻址编译器模式位 XF：复位=1，XF引脚状态位 HM：复位=0，保持模式位 INTM：复位=1，中断模式位 0：复位=0，此位总是为0 OVM：复位=0，溢出方式位 SXM：复位=1，符号扩展方式位 C16：复位=0，双16位/双精度算术模式位 FRCT：复位=0，小数方式位 CMPT：复位=0，修改模式位 SAM：复位=0，累加器移位模式位 2，处理器工作模式状