基于FPGA中IP核IRL系统设计方法.docVIP

基于FPGA中IP核IRL系统设计方法 　　摘要：以Virtex－4 FX－60型FPGA为例，提出了一种应用FPGA内部IP核，通过TCP/IP网络对FPGA远程进行动态配置的IRL系统结构，并给出了此系统的硬件电路以及关键模块的设计方法。该设计具有可重构性强、配置方法灵活等特点。?? 　　关键词：因特网可重新配置逻辑； 现场可编程门阵列； Virtex－4； PPC405； IP资源复用 ?? 　　中图分类号：TP393文献标志码：B 　　文章编号：1001－3695(2008)01－0190－02 　　 　　因特网可重新配置逻辑是一种系统设计思想。其核心是通过Internet对硬件设备进行远程升级或动态重构[1]。IRL技术缩短了产品研发上市时间，大幅度降低了维护和升级的费用，已被广泛应用于各种网络设备中。?? 　　一个典型的IRL系统至少应包含四个要素，即用于产生配置文件的主机(host)、具有配置和下载功能的目标系统（target）、远程访问介质（如TCP/IP网络）、用于与目标系统通信的升级入口（upgrade portal）。在IRL系统升级或重构时，目标系统访问网络，通过升级入口下载新的配置文件，重新配置目标系统中的硬件设备。IRL系统结构如图1所示。?? 　　FPGA内部逻辑单元基于易失性SRAM工艺，每次加电时需要从外部存储器中下载配置文件来改变内部逻辑结构。这种特性决定了基于FPGA的系统更易于实现IRL架构，即只需对其外部存储器中的配置文件进行更新，就可在重启FPGA后实现硬件逻辑的重构。?? 　　 　　1FPGA的 IRL系统整体设计?? 　　 　　FPGA支持的配置文件下载方式可以分为三种：采用JTAG方式下载配置文件；利用FPGA专用外部存储器存储配置文件，FPGA上电后自动从该存储器下载；利用外部逻辑控制FPGA从外部存储器中下载配置文件［2］。 　　前两种下载方式更新配置文件时需直接对目标系统进行操作，不能满足IRL的设计要求。第三种下载方式可为FPGA的下载控制逻辑增加配置文件更新模块。此模块通过外部网络将更新的配置文件写入相应存储器中，达到远程更新的目的。FPGA的IRL系统结构如图2所示。?? 　　基于FPGA的IRL系统分为三部分：a)将主机和升级入口的功能用一台网络主机完成，此部分用来产生配置文件以及提供配置文件下载服务；b)外部网络；c)目标系统部分，负责控制FPGA下载配置文件以及从升级入口读取新的配置文件。?? 　　 　　2基于Virtex－4中IP核的IRL系统的设计?? 　　 　　随着微电子技术的进步，FPGA厂商在逻辑单元规模较大的FPGA中嵌入了MCU(micro controller unit)硬IP核。用IP核进行逻辑控制不仅可以节约成本，而且可以缩短开发时间、提高产品的稳定性。本文针对FPGA所具有的这种新特性，结合国家“863”计划项目大规模接入汇聚路由器ACR的工程实践，应用Virtex－4 FX－60（简称Virtex－4）型FPGA设计了一种基于FPGA内部IP核的IRL系统。?? 　　Virtex－4中除了可编程逻辑单元外，嵌入了两个PPC405微处理器IP硬核、两个10/100/1000 Mbps三速以太网接入控制器IP硬核（EMAC）［3］。PPC405是32位的harvard结构处理器，最高支持450 MHz的工作频率，并支持IBM core connect总线标准。?? 　　基于Virtex－4的IRL系统可参照图2划分为三个部分。传统基于FPGA的IRL系统中的配置文件更新功能需要外部处理器和CPLD配合完成。利用Virtex－4中嵌入的硬IP核，通过相应的设置以及外部设备，PPC405可以通过EMAC访问外部网络，完成配置文件更新，CPLD只需要控制下载配置文件即可。基于Virtex－4中硬核的IRL系统结构如图3所示。?? 　　 　　2．1下载控制模块的设计?? 　　按照图3的系统结构，目标系统中的下载控制模块只须控制FPGA从外部存储模块中读取配置文件。本设计选取一片XC95288型CPLD和一片E28FJ3A型flash实现此下载控制电路。 　　Virtex－4为下载配置文件提供了专用管脚。其中M[2:0]用于配置模式的选择。出于实现的难易度和可控性等方面的考虑，选择了从串下载模式：M[2:0]管脚全部接地；CCLK为外部时钟的输入管脚；PROG管脚用于清空配置数据存储区，异步复位配置逻辑；INIT管脚用来显示配置逻辑的复位状态，用于延迟配置的时钟周期，也可以在FPGA接收数据时显示配置是否出错；DONE管脚为配置完成的标志［3］；DIN为串行配置时，配置数据的输入管脚。其连接方法如图4