基于FPGA智能串行通信板卡设计与实现.docVIP

基于FPGA智能串行通信板卡设计与实现 　　摘 要： 串行通信模块是每台计算机所必须的对外通信模块的一部分，但由于串行通信协议较多，串行接口也较多，所以，往往这部分模块需要占用较多的体积和资源。将RS 232，RS 422和RS 485三种串行协议和同异步两种串行传输方式通过FPGA兼容于一块智能通信板卡上，通过上位机控制界面的控制，完成对8路串行通道的配置，并介绍了板卡的总体结构及硬件设计，展示了上位机控制界面的通信效果。结果表明，该智能串行通信卡能够很好地完成多协议多方式的串行通信之间的切换，达到了预期的效果。 　　关键词： 串行通信； 串行协议； 串行方式； FPGA； 智能串行通信卡 　　中图分类号： TN911?34 文献标识码： A 文章编号： 1004?373X（2015）07?0039?04 　　0 引 言 　　串行通信作为计算机与其他设备之间广泛使用的一种通信方式，具有开发简单，抗干扰性强，传输距离远的特点。作为现在应用比较广泛的串行通信协议RS 232[1]，RS 422[2]和RS 485[3]三种标准各有特点，应用于不同的方面，但是在实际应用中，对于需要与应用不同标准的设备实现通信，却必须添加相应的转换模块，这种方法既繁琐又很麻烦，而且浪费不必要的资源。在需要实现多标准多设备同时与主控计算机通信时，以上述的传统方式，除非主控机同时具有三种标准接口，否则几乎无法实现这样的功能，将会导致某些设备与主控机通信受阻，无法实现特定的性能要求，所以提出一种能够智能化转化上述三种串行传输标准的通信系统势在必行。 　　1 总体方案 　　本文所设计的多协议串行通信模块的总体结构图如图1所示，由于本模块有8路串行传输的通道，各通道所执行的传输协议由上位机控制界面通过FPGA对各路通道进行配置，因此由外接设备所发出的各通道信号经电平转换电路进入FPGA，FPGA内的接收/发送缓存模块在缓存后，各路通过调用RS 232/422/485相应的处理模块进行处理。而后经串/并转换后，由协议转换控制模块传输给上位机，完成与外接设备的实时通信。 　　2 硬件电路设计 　　本系统的硬件部分主要是由具有SCSI（Small Computer System Interface）标准[4]接口的板卡来实现，板卡上总共有8路串行通道，每路通道的RS 232，RS 422及RS 485的标准协议的转换控制、同异步串行方式的转换选择均由Xilinx Spartan6系列的FPGA芯片XC6SLX45完成，FPGA通过PCI9030与上位机控制程序完成通信。PCI9030将复杂的PCI总线转换为简单的Local Bus总线[5]，FPGA通过对Local Bus的读写完成与上位机的通信。由于FPGA芯片的管脚电平一般为标准的TTL电平，与RS 232，RS 422和RS 485串行协议的输入电压的电平不符，故还需要相应的电压转换芯片进行电平转换。同时，为了使8路串行通道能够兼容多种串行接口标准，每路通道需要有一款通道转换芯片完成RS 232/RS 422/RS 485协议的电路转换工作，FPGA通过对通道转换芯片进行控制从而配置每路通道所支持的通信协议[6]。图2是串行通信卡的硬件结构图。 　　图1 多协议串行通信模块的总体结构 　　图2 智能串行通信卡硬件结构图 　　3 串行通信各模块IP核设计 　　3.1 FPGA片内程序设计 　　FPGA内部程序大致分为三大模块：异步UART处理模块、同步HDLC处理模块和协议转换控制模块，如图3所示，其中异步UART和同步HDLC模块各自又可划分为发送和接收两个部分，如图4，图5所示。接收流程如下，首先，8路串行通道所选择的同异步通信方式及通信协议由上位机控制界面已经设定，8路串行数据进入FPGA后，分别由各路相应的处理模块进行处理，而后存入各自的接收缓存（FIFO）中，等待PCI9030进行读取，最后发送给上位机。发送流程则是首先由上位机选定各通道的配置协议及方式，而后分别将8路通道上所要传输的信息通过PCI9030写入FPGA内各自通道的发送缓存（FIFO），然后经过相应的处理发送给各通道接口电路直至外接设备。 　　图3 FPGA片内程序框图 　　图4 各通道接收程序流程图 　　3.2 UART方式 　　UART（Universal Asynchronous Receiver/Transmitter）协议作为一种低速全双工通信协议[7]，是异步串行通信协议的一种，广泛应用于通信领域等各个场合。它工作于数据链路层，其工作原理是以串行方式一位接一位地传输数据字符的每个比特。 　　UART具有如下的协议特点： 　　（1） UART协议是设备之间实现低速数据通信的标准协议。