基于系统监控片内上电复位电路实现.docVIP

基于系统监控片内上电复位电路实现 　　摘要：随着集成度的越来越高，现在的芯片系统要求上电复位电路有越来越多的监控机制。通过比较常规上电复位电路结构以及存在的问题，我们提出基于电源监控和时钟监控的上电复位电路，分析给出了电路结构和仿真结果，在SMIC0.35μm和CSMC0.5μm工艺上均流片验证通过，并实际应用于一款通用8位MCU和三款消费类电子芯片中，表现出良好的工作性能。 　　 　　1.引言 　　 　　随着集成度的提高，单个芯片上包含了越来越多的复杂功能模块。其中一些模块必须在上电或者从节电模式恢复时，处于一定的已知初始状态，从而保证能够正确地执行操作。因此需要采用上电复位（Power-On Reset）信号对诸如触发器、锁存器和寄存器等存储器件进行复位或置位。而采用片内上电复位电路基于以下考虑：（1） 在芯片内部集成上电复位功能模块，减少了系统板级元器件的数量，节省了空间、降低了成本；（2） 片内上电复位信号，可以避免系统板级信号线间耦合串扰噪声的影响；（3） 片内上电复位电路，可以对芯片系统进行监控。 　　首先考虑上电复位电路对其输入，即芯片电源的监控。芯片内部电路的工作受电源电压上升时间，电源掉电、二次上电和噪声，工艺和温度变化等的影响。因此，在设计上电复位电路时应考虑以下几点：（1） 较长的电源电压上升时间，可能导致上电复位信号起拉（复位状态结束）电平过低，不能正确初始化内部电路；（2） 电路能准确响应电源掉电和二次上电，产生正确的下拉（进入复位状态）和上拉复位信号，但电路同时要考虑噪声免疫健壮性，避免对电源波动过于敏感，而在未知时刻进行不必要的初始化；（3） 电路对电源的敏感，在各种工艺和温度条件下，应尽量趋于一致。 　　在电源监控的基础上，现在的芯片系统要求上电复位电路有更多的监控机制。模拟电路，如振荡器、ADC和DAC等，在不适宜的电源电压下，可能工作不正常。而尤为值得注意的是，作为数字电路核心的时钟发生器，可能输出不确定的时钟，导致系统处于未知状态。因此，需要上电复位电路对电源和系统时钟同时进行监控，保证在模拟电路能正常工作的电源电压下，输出波形、占空比和频率正确稳定的时钟[1]。 　　本文提出了解决上述监控机制问题的方案，设计了基于系统监控的片内上电复位电路。 　　 　　2.常规上电复位电路结构及问题 　　 　　上电复位电路的输入（电源电压Vdd）和输出如图1所示。Vdd上升至Vdd_target（正常系统电源电压）为止，上升时间（Trise）通常在数十ms量级。上电复位信号的上拉（复位结束）电平应当足够高，以保证正确初始化内部电路。 　　为达到电路复位所需的合适延时，通常采用RC充电操作实现，如图2所示。Vdd开始上升后，节点A进行充电，B点为低电平，进行复位。当A点电压达到后级反向器的阈值后，B点产生上拉电平，复位结束。但因为没有器件限制电容C的充电，当上升时间Trise远大于RC时间常数时，上电复位信号的上拉电平不能保证足够的高以正确初始化内部电路。 　　图3所示为解决这一问题的方法之一，电路采用若干MOS管组成的“充电箝位”电路来改善上电复位信号的上拉电平高度。n次级连的pMOS管（从MP1到MPn）决定了电容C的充电时刻，即Vdd上升至n倍pMOS管阈电压时开始对电容C充电。但由于级连MOS管的阈电压随工艺和温度的变化而波动，电路可靠性难以保证。 　　另一种解决方案如图4所示：采用两个二极管连接的nMOS管作为“充电箝位”电路。但电路因为阈电压和MN1、MN2晶体管源漏电阻的变化，同样不能可靠地工作。 　　图5为0.35μm CMOS工艺下，随温度和工艺变化，nMOS晶体管阈电压的波动，阈电压的改变最大超过0.5V。 　　 图6所示为二极管连接nMOS晶体管的I-V特性曲线。从曲线的斜率可以看出，源漏电阻的最大值为7.72KΩ，接近最小值3.33KΩ的二倍多。 　　 　　3.基于电源监控提出的上电复位电路 　　图7为针对上述问题，我们提出的基于电源监控的上电复位电路。电路的设计主要由两个部分组成：一个是电压基准模块，另一个是典型的两级差动比较器[2]模块。电压基准模块产生两个相互比较的电压pbase和nbase，通过计算，pbase与电源电压无关作为基准电压，nbase为一个随电源电压变化的值（相差一个与电源电压无关的值）。随着电源电压的上升，比较器的差动输入经历了nbase小于pbase到nbase大于pbase的转换，从而比较器的输出由低电平上拉到高电平，即完成了上电复位过程。 　　在SMIC0.35μm，3.3V Vdd_target CMOS工艺以及常温（27℃）和常温常压拐角常温常压拐角（TT Corner）值的典型工作状态下，仿真曲线如图8