东南大学电子信息工程第4节(3学时)半导体存储器.ppt

第4章 半导体存储器 教学重点: 半导体存储器的分类 半导体存储器与CPU的连接 4.1 半导体存储器概述 4.1.1 两大类——内存、外存 内存——存放当前运行的程序和数据。 特点：快，容量小，随机存取，CPU可直接访问。 通常由半导体存储器构成 RAM 掉电后信息丢失 外存——存放非当前使用的程序和数据。 特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。 通常由磁、光存储器构成，也可以由半导体存储器构成 磁盘、磁带、CD-ROM、DVD-ROM、固态盘。 掉电后信息不丢失 半导体存储器 由能够表示二进制数“0”和“1”的、具有记忆功能的一些半导体器件组成。如触发器、MOS管的栅极电容等。 能存放一位二进制数的器件称为一个存储元。 若干存储元构成一个存储单元。 4.1.2 半导体存储器的分类 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失 半导体存储器的分类 4.1.3 半导体存储器的主要指标 容量：每个存储器芯片所能存储的二进制数的位数。 存储器容量＝单元数×数据线位数（1、4或8位） 例：Intel 2114芯片的容量为1K×4位，Intel 6264芯片为8K×8位。 存取速度：从CPU给出有效的存储器地址到存储器给出有效数据需要的时间。 半导体存储器芯片的结构 ① 存储体 存储器芯片的主要部分，用来存储信息 ② 地址译码电路 根据输入的地址编码来选中芯片内某个特定的存储单元 ③ 片选和读写控制逻辑 选中存储芯片，控制读写操作 ① 存储体 每个存储单元具有一个唯一的地址，可存储1位或多位二进制数据; 存储容量与地址、数据线个数有关： 芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数 M：芯片的地址线根数; N：芯片的数据线根数。 ② 地址译码电路 ③ 片选和读写控制逻辑 片选端CS*或CE* 有效时，可以对该芯片进行读写操作； 输出OE* 控制读操作。有效时，芯片内数据输出； 该控制端对应系统的读控制线； 写WE* 控制写操作。有效时，数据进入芯片中； 该控制端对应系统的写控制线。 SRAM芯片6264 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线D7～D0 片选CS1*、CS2 读写WE*、OE* 4.2.2 动态RAM DRAM的基本存储单元是单个场效应管及其极间电容； 必须配备“读出再生放大电路”进行刷新； 每次同时对一行的存储单元进行刷新； DRAM一般采用“位结构”存储体： 每个存储单元存放一位； 需要8个存储芯片构成一个字节单元； 每个字节存储单元具有一个地址。 DRAM芯片2164 存储容量为64K×1 16个引脚： 8根地址线A7～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE* 4.3 只读存储器 EPROM EPROM 2764 4.3.2 EPROM 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0 EPROM芯片2764 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线D7～D0 片选CE* 编程PGM* 读写OE* 编程电压VPP 4.3.3 E2PROM 用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成） 有字节擦写、块擦写和整片擦写方法 EEPROM芯片2864A 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线I/O7～I/O0 片选CE* 读写OE*、WE* 4.4 半导体存储器与CPU的连接 这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口 4.4.1 存储芯片与CPU的配合 存储芯片与CPU总线的连接，有两个很重要的问题： CPU的总线负载能力 CPU能否带动总线上包括存储器在内的连接器件； 存储芯片与CPU总线时序的配合 CPU能否与存储器的存取速度相配合。 1. 总线驱动 CPU的总线驱动能力有限； 单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动； 双向传送的数据总线，可以采用三态双向驱动器来加以驱动。 2. 时序配合 分析存储器的存取速度是否满足CPU总线时序的要求； 如果不能满足： 考虑更换芯片； 总线周期中插入等待状态TW 。 存储器读时序图 4.4.2 存储芯片与CPU的连接 存储芯片的数据线 存储芯片的地址线 存储芯片的片选端