通信原理实验指导手册数字基带信号实验.doc

PAGE 1 PAGE 1 实验一 数字基带信号实验 一、实验目的 1、了解单极性码、双极性码、归零码、非归零码、帧同步信号和双向码等基带信号的产生原理及其波形的特点。 2、掌握AMI码、HDB3码的编码规则。 二、实验内容 1、用示波器观察单极性非归零码（NRZ），传号交替反转码（AMI）， 三阶高密度双极性码(HDB3)。 2、改变码序列，比较其单极性码、AMI码、HDB3码波形，并验证是否符合其编码规则。 3、观察HDB3编码中的四连零检测、补V、加B补奇、单／双极性变换的波形，并验证是否符合编码规则。 4、观察并比较单、双极性码（非归零、归零）、时钟信号、时序信号的波形和相位特点。 三、实验仪器： 1、直流稳压电源 一台 2、双踪数字示波器 一台 3、数字信源模块 一块 四、基本原理 1、数字信源 原理框图如图4.2所示。本模块MAX内部设计的数字电路产生的时钟频率为256KHz。信码速率为256Kbit/s帧结构如下图4.1所示。帧长为32位，首位为任意码位。第2位～第8位是帧同步码（7位巴克码为），另外24位为3路数据码，每路为8位。 图4.1 帧结构 帧同步合路输入 分别输出32khz、2048khz、1024khz、256khz信号 帧同步 B路输入 AMI码HDB3码256k时钟双极性非归零单极性非归零双向码信号输出输入变换器FPGA芯片A路输入 AMI码 HDB3码 256k时钟 双极性非归零 单极性非归零 双向码 信号输出输入 变换器 FPGA 芯片 4096K振荡器二 选一 4096K振荡器 二 选一 模拟开关 三五振 三五 振 荡 器 四选一模拟开关 单极性归零 D触发器 D触发器 双极性归零 双极性归零 四选一模拟开关 四选一模拟开关 四选一模拟开关 四选一模拟开关 码灯显示4码灯显示3码灯显示1码灯显示2 码灯显示4 码灯显示3 码灯显示1 码灯显示2 1/0选择开关41/0选择开关31/0选择开关21/0选择开关1 1/0选择开关4 1/0选择开关3 1/0选择开关2 1/0选择开关1 图4.2 信源模块原理框图 图4.3 图4.3 信源模块具体电路原理图 图4.4 图4.4 FPGA芯片内电路原理框图  图4.4 图4.4 FPGA主芯片内电路原理图 图4.5 图4.5 数字信源模块实验板图  （1）分频器 本模块由4.096MHZ为主的晶振和HD74HC04P组成的电路产生4096KHz方波信号，然后经MAX内部D触发器二分频后产生2048kHz（P3）方波信号。再经二分频后，得到1024kHz方波信号（P4）。再经过四分频产生256kHz时钟信号（P5）。 （2）八选一电路 图4.6 八选一数据选择器 （A～C为选择输入端；D0～D7为数据输入端；Y为数据输出端。） MAX内部设计的8选1数据选择器如上图所示。其功能表如表4－1所示。（A～C）按二进制译码，从8个数据（D0～D7）中选取1个所需的数据。D0～D7中的数据“1”或“0”可由四路八位选择开关人工置定。由三位二进制计数器输入为256kHz经过2分频、4分频、8分频输出出128kHz、64kHz、32kHz方波信号分别输入A、B、C口依次选通数据D0~D7。这样并行D0～D7中的数据就会一位一位的从Y输出端串行输出。实现了八位并行码的串行输出。 表4-1 8选1数据选择器功能表 输 入 输 出 A B C Y X L L L L H H H H X L L H H L L H H X L H L H L H L H L D0 D1 D2 D3 D4 D5 D6 D7 （3）四路八位码的合路 （a）MAX内设计的模拟开关和或门 (b)内设2/4译码器 图4.7 四路八位码合路器 该合路器由四个可控模拟开关、一个2/4译码器和一个或门组成。其中可控模拟开关的选通时间由四位二进制计数器控制。由三位的二进制计数器输入为256kHz分频出的32kHz送入2/4译码器的时钟输入端，输出的时序信号分别控制模拟开关，内设的 2/4译码器就会自动译码，内置模拟的输入端A、B会自动从00-01-10-11变化。其功能表如表4－2所示。输出波形如图4.8所示： 表4-2 2/4译码器功能表 A B Y0 Y1 Y2 Y3 0 0 1 1 0 1 0 1 L H H H H