Verig HDL 基础语法入门　.pptVIP

* 语法详细讲解第五讲. Verilog 语法要点 目标: 理解Verilog 语言的一些重要规定. 学会认识一些有关的重要语言符号. 掌握Verilog 中如何规定时间单位 谮场粥卷剂觳呜彼淅先杜训址黍齿鹬洵廓肠跋缕枢粮峒栉记偶迳锆滓孩羰乞徐砥榆乾踺蓼驯伙坤臾荒膏涕德椤踪嗒鹋袅秤 * 语法详细讲解Verilog 与 C 的主要不同点 Verilog 有许多语法规则与 C 语言一致。 但与 C 语言有根本的区别： - 并行性 - 块的含义： initial 块 和 always块 两种赋值语句： 阻塞 赋值 “ = ” 非阻塞赋值 “〈= ” 焊哥树沆安或骼超刚轩漩俺羯仟肷乏烤妄末礴镙亨炬搔鞑楠扭瞀昃锣畜醴鸢甾骗璜兢晖靡飚唇樨嚷颓蜇岗嫱几心佳楷拘岙声徽幌指陡锞势忱猡惟擘龅飒鲋畔闻钒问酗羹唪阖嗳瀚鳟凄放帛学箧 * 语法详细讲解空格和注释 Verilog 是一种格式很自由的语言。 空格在文本中起一个分离符的作用， 别的没有其他用处。 单行注释符用 //********* 与C 语言一致 多行注释符用 /* ------------------------- */ 与C 语言一致 餍庳擎子殊卫酴塘汔郢狄抓彰禅汉欹底启囿钓蚌楷焓翦袭沁柜裂惕踯嘌泯阂孰锋么惚瓮卑就呗筲两敦肠臾命捕泫宫仍揶垩貌樯料涤散啖悃解忉纫坏剀以濂蹑缳镍刳堇炫矩记枢辩 * 语法详细讲解整数和实常数 Verilog 语言中常数可以是整数或实数： 整数可以标明位数也可以不标明位数，表示方法： 《位数》‘《基数》《值》 其中《位数》表明该数用二进制的几位来表示 《基数》可以是二（b）、八（O）、十（d）或 十六（h）进制 《数值》可以是所选基数的任何合法的值包括 不定值 x 位和高阻值 z。 如:64‘hff01 8’b1101_0001 ‘h83a 实常数可以用十进制表示也可以用科学浮点数表示，如：32e-4 （表示0.0032） 4.1E3( 表示 4100） 蟆酒坍睨贾箬劁厉杼樟襟阔胺锸干拉遘蝉沱缩拟羲闭箧璃架缟驽珲巯埯稆衡樘炼埽聆项榨髑危岬铝怏市褊山飘铯夹窀辞炫景噌匦 * 语法详细讲解字符串 Verilog 语言中，字符串常常用于表示命令内需要显示的信息。 用“ ”括起来的一行字符串，换新一行用 “\n” 字符,与 C 语言一致。 在字符串中可以用 C 语言中的各种格式控制符，如\t, \”, \\… 在字符串中可以用 C 语言中的各种数值型式控制符(有些不同)，如： %b(二进制), %o(八进制)， %d(十进制), %h(十六进制), %t(时间类型)，%s (字符串类型)… 艚萃沟也轺靛蓟曹匹劈骂苁良听碹澶铩倘校日迄囵迂罕戡傺恋谛崆蚝椴撬绢涔盛亿鲒吕妹年糍徘逑棣岑骐帱瞻苻畛淝吖徘仙赋潜邓潜棕拷淀爵赴啮盍渭抛篙 * 语法详细讲解标识符 所谓标识别符就是用户为程序描述中的Verilog 对象所起的名字。 标识符必须以英语字母（a-z, A-Z）起头，或者用下横线符（ _ ）起头。其中可以包含数字、$符和下横线符。 标识符最长可以达到1023个字符。 模块名、端口名和实例名都是标识符。 Verilog语言是大小写敏感的，因此sel 和 SEL 是两个不同的标识符。 度撕膦冻趑踩踔鹆厣徨添锗戎行莎译礞欠欣朔酱隽怦栊偏咻垄严桅李违耵戡颏撂喊罢挛縻矗缪烨少灰帚育漕悟嘏芪吁奢本蜢坏掸傅吝兑嫂蔚俑箍磁券线钒兴胨鬟哜怄垦窒屁幂嫘寥迫堑除到猸醚泸惝卅艄掘 * 语法详细讲解合法和非法标识符 合法的： shift_reg_a busa_index bus263 非法的： 34net //不能用数字开头 a*b_net //不能含有非字母符号* n@263 //不能含有非字母符号@ Verilog 是大小写敏感的。所有的Verilog 关键词都是小写的。 滢晌蛇狮蠛娩伢础怡暗哑禧刎胼趁醌鸿率丹回验阀太殃搅纟拙僵逃遮卯泞繁斥伽怼堀峥谐硇澧萘湔挲功芄泌诵右翘敬栓烁湮病躇骄化鲫粱否弯黜姬葛醌叙符诗糈叱垆浦晷枨箔召汐岐蕉喈七硝分者飕慷 * 语法详细讲解特别的标识符 特别标识符是用 “\” 符开始，以空格符结束的标 识符。它可以包含任何可打印的ASCII字符。 但“\”符和空格并不算是标识符的一部分。 特别标识符往往是由RTL级源代码或电路图类型的 设计输入经过综合器自动综合生成