毕业设计论文用VHDL语言设计智能抢答器鉴别和计时模块.docVIP

用VHDL语言设计智能抢答器鉴别和计时模块 摘要 伴随着集成电路(IC)技术的发展,EDA技术已经成为现代电子设计的发展趋势，并在各大公司、企事业单位和科研教学部门广泛使用。VHDL是一种全方位的硬件描述语言，几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。本文阐述了EDA的概念和发展、VHDL语言的优点和语法结构并分析讲解了智能抢答器的各模块的功能要求、基本原理以及实现方法。本系统的设计就是采用VHDL硬件描述语言编程，基于Quartus II平台进行编译和仿真来实现的，其采用的模块化、逐步细化的设计方法有利于系统的分工合作，并且能够及早发现各子模块及系统中的错误，提高系统设计的效率。本设计主要的功能是：1.对第一抢答信号的鉴别和锁存功能； 2.限时功能3.记分功能4.数码显示。 关键词 电子设计自动化(EDA)；VHDL；抢答器；自顶向下的设计方法 The identification and timing module of the Answering snatches based on VHDL ABSTRACT As the fast development of the integrated circuit technology