电子秒表（课程设计）报告.docxVIP

课程设计（综合实验）报告 2011—2012年度第一学期 名 称：数字电路实验 题 目：电子秒表设计 院 系：电气与电子工程学院 班 级：通信XXXX班 学 号：XXXXX 学生姓名：XX 指导老师：XX 设计周数：一周 成绩： 日期：2012年1月2日 一、实验目的 学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数器、译码器显示等单元电路的综合应用。 熟悉555定时器的使用以及相关电路的设计，巩固RS触发器的功能以及特性，熟悉RS触发器的使用和设计。 学习电子秒表的调试方法。 二、实验要求 利用555定时器制作一个频率为50HZ的时钟发生装置。 通过二五十进制计数器制作时钟分频电路，输出0.1秒到9.9秒的计数脉冲。 通过分频电路，输出周期为0.1s的计数脉冲。 利用74LS248和数码显示器接受分频电路输出的计数脉冲，并显示出来。 使用基本RS触发器制作电子秒表的控制开关，实现开始计数，停止并保持计数和清零重新开始计数的功能。 三、总体方案设计 1.整体设计布局框图如下图所示。 整体设计布局框图 2.模块总体方案设计 555时钟发生模块设计。 利用555定时器实现多谐振荡电路能够完成时钟信号发生器的功能，通过调节电路中电阻电容值使多谐振荡器的输出信号频率为50Hz。为设计方便，取R1=100，R2=100可调电阻，C=0.1uF 构成一个能产生周期为0.02s（频率为50Hz）的脉冲的多谐振荡器。 分频电路模块。 利用74LS290将输入为50Hz频率的时钟脉冲进行5分频变为10Hz的信号输出，即周期为0.1s。将555定时器的输出端接入一个74LS290五进制端的时钟输入端，正确连接电路，五进制端最高位输出和RS触发器的输出Q的与非控制输出即所需脉冲。 输出及显示模块利用3个74LS160分别连接成十进制计数器，并通过三个数码显示器显示0.1——99.9s的秒表数值。其中将分频电路输出的所需脉冲接入第一个芯片的时钟输入端，并将第一个芯片的四个对应输出接入相应的数码显示器的相应端，构成秒表的小数部分。第一个芯片的进位输出端再接入第二个芯片的时钟输入端，同第一片芯片，构成电子秒表的个位显示，同理连接第三个芯片，构成电子秒表的十位显示。 控制电路设计。利用基本RS触发器生成控制电路：S有效时，则Q端输出高电平，控制信号输出到分频电路，实现了“开始计数”；同时Q非端输出的低电平使“清零并准备重新开始计数”无效；R有效时，则时钟信号被屏蔽，电子秒表保持当前数值不变，同时允许“清零并准备重新开始计数”信号输入。先由两个与非门构成基本RS触发器，再引入一对原反变量作为触发器RS端的输入，因为该设计中无需触发器保持状态，这样始终有RS=0，所以便成功避免了出现不定状态情况。在引入一个清零输入，同非Q端与一个与非门相连作为每个74LS160清零端输入，实现了在开始计数时，清零无效；暂停计数时，允许清零重新计数操作的功能。 3.所需的元器件。 （1）555定时器 其结构功能如图 555内部结构及引脚图 RST THR TRI OUT TD 0 X X 0 导通 1 2\3VCC 1\3VCC 0 导通 1 2\3VCC 1\3VCC 不变 不变 1 2\3VCC 1\3VCC 1 截止 1 2\3VCC 1\3VCC 1 截止 555功能真值表 振荡电路是数字秒表的核心部分，电容充放电的速度决定了电路的振荡频率R1 .R2 .C决定了多谐振荡器的周期，即决定了形成的方波的频率利用闭合回路中的负反馈作用可以产生自激振荡，利用闭合回路中的延迟负反馈作用也能产生自激振荡，只要负反馈作用足够强。为了得到频率更加准确的频率信号，加入了电容和电阻。 （2） 基本RS触发器 用集成与非门构成基本RS触发器，属低电平直接触发的触发器，有直接置位、复位的功能。 （3）计数器芯片（74LS160,74LS290） 三．课程设计总结 1、通过这次课程设计，加强了我们动手、思考和解决问题的能力。在整个设计过程中，我们通过这个方案包括设计了一套电路原理和连接图以及芯片上的选择。这个方案总共使用了74LS290一个，74LS160三个，数码显示器三个，555定时器各一个。 2、在设计过程中，经常会遇到这样那样的情况，就是心里想老着这样的接法可以行得通，但实际接上电路，总是实现不了，因此耗费在这上面的时间用去很多。 3、我沉得做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。而