电子论文-DFM在Foundry解决的方案- 通过Calibre LFD工具有效优化库单元设计.pdfVIP

DFM在Foundry 的解决方案 - 通过Calibre LFD工具有效优化库单元设计 (1) (1) (1) 中芯国际集成电路制造有限公司 王谨恒 ,刘庆炜 1．引言 即使飚升的设计和制造成本也无法阻挡半导体制造向 90nm 以及更先进工 艺进军的步伐，伴随着这一进程的不断加快，可制造性设计(Design for Manufactory)正在成为目前业界最为热门的话题之一。横亘在生产和设计之间的 鸿沟一直都是半导体产业普遍存在的问题。1.0微米时代，技术人员引入了“设 计规则”的概念，随着技术的发展，为了尽可能地利用每一家代工企业的制造能 力，开始出现定制化的设计规则。但这依然无法解决时序 (Timing)问题，于是 SPICE模型又随之出现。设计规则和SPICE模型可以看作是晶圆代工企业为了提 高良率而向芯片设计者提供的优化信息。我们同样可以从这个角度来看待DFM。 一直以来，当芯片设计者完成了芯片的设计后，接下来的芯片的实际制造工作是 完全由晶圆代工厂来完成，芯片生产者并不会直接参与到芯片的制造过程中。然 而随着半导体制程和工艺复杂度的增加，以前根本无需理会的问题在日趋先进的 工艺下变得越来越严重了。比如在 0.25 微米时代，一个部位少堆叠 100 个原子 对器件电气特性的影响甚微，但是90nm工艺下，可能该部位本身只有1000个原 子的厚度，高达10%的物理尺寸误差对电气特性的影响将是巨大的。而在芯片设 计的过程中，同样也会引入一些问题，最终成为提升芯片良率的限制。随着这样 的问题越来越突出，芯片设计者，芯片制造者以及电子设计自动化工具(EDA)供 应商开始致力于合作开发可制造性设计的方法，并以之来构架更为合理和高效的 工艺流程和解决方案，以期达到更高更稳定的芯片生产良率。业界普遍认为，从 90nm工艺开始，DFM将会和设计规则、SPICE模型一起成为半导体技术的一部分， 如果芯片代工厂无法向芯片设计者提供这些信息，设计师在芯片设计工作中会遇 到许多意想不到的问题，从而导致芯片从开发到进入市场的整个周期延长。 在进行芯片的可制造性设计的过程中，EDA工具的供应商扮演着一个相当重 要的角色。首先，EDA工具需要从芯片代工厂的大量制造经验中提取出足够的现 场数据；然后，又需要有相应的工具把这些现场数据转换成芯片设计工程师所能 够识别的语言，使得制造相关的数据能够真正地被导入到实际的芯片设计过程中 去。Mentor Graphics 作为全球领先的EDA工具供应商，提供了完整的可制造性 设计的EDA工具解决方案，并且已经与众多世界一流的半导体制造商包括IDM公 司和芯片代工公司合作，针对他们各自的芯片制造工艺流程，量身定做可制造性 设计的优化方案。 由于芯片制造工艺流程本身的复杂性，通常完整的可制造性设计的解决方案 也会涵盖多个模块，例如 DFM 设计指导方针、光刻/外形仿真、良品率增强设计 流程、关键区域分析等等。本文所研究的问题主要基于Mentor Graphics公司的 Litho-Friendly Design 工具。Litho-Friendly Design 是一款用于解决光刻领 域可制造性设计的应用接口。本文分五个部分，第一部分为引言；第二部分介绍 Litho-Friendly Design 解决 方案的基本概念；第三部分介绍如何将 Litho-Friendly Design 应用于库单元设计中的优化；第四部分会详细阐述 Litho-Friendly Design的数个实际应用案例。最后是本文的小结。 2 ．Litho-Friendly Design 解决方案的基本概念 事实上，可制造性设计并不完全是一个新的概念。设计规则检查 (Design Rule Check)被认为是最早期的可制造性设计的一种方式。如果能够通过设计规 则检查， 那么这样的芯片版图被认为是得到了可以被生产的要求。尽管设计规 则检查仍然在被广泛的应用，但是随着技术节点的进步，越来越多的复杂效应无 法被这样基于规则的方法所涵盖。这是因为设计规则并不能反映出制造工艺流程 的可控制范围内的变化起伏以及器件的电学性能、产品