第07章系统总线-.ppt

PCI是一个与处理器无关的高速外围总线。采用同步时序协议何集中式控制策略并具有自动配置能力。 PCI总线的基本传输机制是猝发式，利用桥可以实现总线间的猝发式传送。使所有的存取都按CPU的需要出现在总线上。PCI允许多条总线并行工作。 PCI总线体系中有3种桥。 桥有重要的作用，连接两条总线，彼此可以相互通信。又是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，使系统中任意一个总线主设备可以看到相同的一份地址表。 采用同步时序协议。 总线周期由被授权的主方启动，以帧FRAME＃信号变为有效来指示一个总线周期的开始。 一个总线周期由一个地址期和一个或多个数据期组成。 地址期为一个总线时钟周期，一个数据期在没有等待状态下也是一个时钟周期。 总线周期长度由主方确定。 主方启动一个总线周期时要求目标方确认。 主方结束一个总线周期时不要求目标方确认。 8.3 PCI总线 PCI总线的引脚 地址和数据信号 　　AD[31:00] 地址和数据共用相同的PCI引脚。一个PCI总线传输事务包含了一个地址信号期和接着的一个(或多个)数据期。PCI总线支持猝发读写功能。 　　C/BE[3::00] 总线命令和字节使能信号。在地址期,C/BE[3:0]#定义总线命令;在数据期,C/BE[3::0]#用作字节使能。 　　PAR 奇偶校验信号。它通过 AD[31::00] 和C/BE[3::0]进行奇偶校验 8.3 PCI总线 PCI总线的引脚 接口控制信号 　　FRAME#:当一个主控设备请求总线时，采样 FRAME#、 IRDY# ，若均为无效电平，并且同一时钟的上升沿GNT#为有效电平，就认定以获得总线控制权。 在主控设备发起传输时，将FRAME#驱动为有效电平，并一直保持，直到开始传输最后一个数据时将FRAME#驱动为无效电平。 　　IRDY# :主设备准备好信号。当与 TRDY# 同时有效时,数据能完整传输。在写周期,IRDY# 指出数据已在AD[31::00]上;在读周期,IRDY#指示主控器准备接收数据。 　　 接口控制信号 TRDY# :从设备准备好信号。预示从设备准备完成当前的数据传输。在读周期,TRDY#指示数据变量已在AD[31::0]中;在写周期,指示从设备准备好接收数据　　 STOP# :从设备要求主设备停止当前数据传送。 　　LOCK# :锁定信号。用于锁定目标存储器地址。 　　IDSEL: 初始化设备选择。在参数配置读写传输期间,用作设备配置寄存器的片选信号。 　　DEVSEL:设备选择信号。该信号有效时, 表明总线上某设备被选中。 8.3 PCI总线 PCI总线的引脚 仲裁信号 　　REQ# :总线占用请求信号。任何主控器都有它自己的REQ#信号。 　　SERR# :总线占用允许信号,指明总线占用请求已被响应。任何主设备都有自己的GNT#。 8.3 PCI总线 PCI总线的引脚 总线命令 总线命令在地址期 C/BE[3::0]#线有效时被译码，表明事务的类型 0000 中断确认 中断识别命令 0001 特殊周期 提供在PCI上的简单广播机制 0010 I/O读 从I/O口地址中读数据 0011 I/O写 向I/O地址空间写数据 0110 存储器读 从内存空间中读出数据 0111 存储器写 向内存空间写入数据 1100 多重存储器读 只要FRAME#有效,就应保持存器 管道连续, 以便大量传输数据 数据传输 数据传输由启动方（主控）和目标方（从控）共同完成 所有事件在时钟下降沿同步，在时钟上升沿对信号线采样 数据传输 a. 总线主控设备获得总线控制权后，将FRAME#驱动至有效电平，开始此次传输。同时启动方将目标设备的地址放在AD总线上，命令放在C/BE#线上 b. 目标设备从地址总线上识别出 c. 启动方停止启动AD总线，同时改变C/BE#线上的信号，并驱动IRDY#至有效电平，表示已作好接收数据的准备 数据传输 d. 目标设备将DEVSEL#驱动至有效电平，将被请求的数据放在AD总线上，并将TRDY#至有效电平,表示总线上的数据有效 e. 启动方读数据 f.目标设备未准备好传送第二个数据块，因此将TRDY#驱动至无效电平 数据传输 g. 第6个时钟，目标方已将第三个数据块放到数据总线上，但启动方未准备好，故因此将IRDY#驱动至无效电平 i. 启动方知道第三个数据块是要传输的最后一个，将FRAME驱动至无效电平，停止目标方，同时将IRDY#驱动至有效电平，完成接收 j.启动方将IRDY#驱动至无效电平，总线回到空闲状态 配置空间 PCI总线实现了参数自动设置功能。每个PCI设备必须提供256