国二 F电子科肖双、张文康、罗怿1.docVIP

  • 0
  • 0
  • 约4.14千字
  • 约 7页
  • 2018-09-30 发布于江苏
  • 举报
国二 F电子科肖双、张文康、罗怿1

摘要:本系统采用 TMS320VC5409 作为处理核心,信号经过模拟放大,带阻网络 衰减后,经 AD 采样后通过数字滤波器进行数字幅频均衡,再通过 DA 输出信号, 在模拟后端,通过高效率节能的 D 类功率放大器进行功率放大,实现了高效, 节能的数字幅频均衡功率放大器 关键词:DSP, 数字幅频均衡,D 类功率放大器 一、 方案选择与论证 1、前置放大器方案选择: 方案一:选择普通运放进行放大。但是普通运放在低频段的频率特性很明显, 失调电压大,噪声大 方案二:选用精密的 DiFET 运放经行两级放大。由于该类运放具有高输入阻抗, 并且作为音频段的运放,有极低的噪声,对提高信号质量有这一般运放难以达 到的性能 2、功率驱动方案选择: 方案一:采用传统的 A,B,AB 类功率放大器 ,但这三类放大器的效率均达 不到题目的要求 方案二:采用 D 类功率放大器。通过控制单元把输入信号与三角波信号比 较,调制成脉宽调制(PWM)信号,然后利用 PWM 信号驱动这个功率放大器的开关 功率级,通过 LC 低通滤波器输出信号,由于功率管工作在开关状态,因此能极 大的提高放大器的效率,经过比较,我们采用 D 功率放大器,总体设计如图。 三角波发生 PWM 调制电路 驱动与功率放大级 反馈积分电路 3、数字幅频均衡方案选择: 方案一: 采用基于 FPGA 的频域加窗与反傅立叶变换的数字幅频均衡

文档评论(0)

1亿VIP精品文档

相关文档