第五节序列信号发生器.pptxVIP

SSSQQQDDD321RRRCP★ 特征方程 从特征方程中可以看出：满足移存规律（第一级除外）★ 状态转换表由特征方程计算次态值。Q3Q2Q1Q3n+1Q2n+1Q1n+1110输出是每5位循环一次，循环长度M=5。100Q3=11000,11000,┄1 0 0000Q2=10001,10001,┄0 0 0001Q1=00011,00011,┄0110 0 1★ 三个输出序列是一样的，都由三个0两个1组成。只是起始状态不一样，只要循环起来，分不清起始状态。10 1 1101001 1 02、移存型序列信号发生器的设计 在移位寄存器的基础上加反馈网络形成移存型序列信号发生器。先设计移位寄存器，再设计反馈网络。例：设00011101，┄序列信号发生器。 解：依题意可知，循环长度M=8,需要寄存器的位数n=3,因此按三位一组划分序列信号，组成8个状态循环。状态划分：Q2Q1Q00 0 0 1 1 1 0 1 0 0 0 1 1 1 0 10 0 00 0 1★满足移存规律每次左移一位0 1 1★满足计数规律构成循环1 1 11 1 01 0 10 1 01 0 0★ 列出状态转换表选用74195做移位寄存器状态表：状态转换表：只要设计第一级激励输入即可。Q2Q1Q0000001011111110101010100Q2Q1Q0Q2n+1Q1n+1Q0n+10000010100111001011101110 0 10 1 11 0 0用4选1数据选择器实现J=/K。1 1 1变量数大于地址数要降维。0 0 010100 1 011001 0 11 1 010用直接观察法从状态转换表得出：[Q0]CP↑满足移存规律D0=1令：D2=0[Q1]CP↑D0D1D2D3741951Q0Q1Q2Q3CP10012Y13MUXEND0=1根据：D2=0 画出用74195和4选1组成的序列信号产生器电路图。J/KQ0Q1Q2YXX000111100111110Q011111/Q000011/Q011101000010Q000001000000110 反过来从已知电路要会分析出其响应序列。 序列信号可以从任意一路输出，只不过起始状态不同而已。 例：设计产生序列信号00001111，┄的序列信号产生器。解：循环长度M=8,23＝8，取n=3,用三位寄存器实现。一、状态划分（按三位一组划分状态）0 0 0 0 1 1 1 1 0 0 0 0 1 1 1Q2Q1Q00 0 0有两组状态均为0000 0 0有两组状态均为1110 0 10 1 1不满足寄存规律，三位寄存器不能实现这样的序列。所以要增加寄存器位数。1 1 11 1 11 1 01 0 0取n=4,重新进行状态划分。0 0 0D0Q0D1Q1D3Q3D2Q2741951CP0 0 0 0 1 1 1 1 0 0 0 0 1 1 1Q3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+10 0 0 00 0 0 10 0 0 10 0 1 10 1 1 10 0 1 10 1 1 11 1 1 11 1 1 11 1 1 0从状态转换表中得出：1 1 1 01 1 0 01 1 0 01 0 0 0 1 0 0 00 0 0 01X001XXX满足移存规律，选用74195作移位寄存器。110XXX0X扭环计数器二、计数型序列信号发生器 移存型序列信号发生器只能产生一组序列信号，如果要同时产生多组序列信号，可以采用计数型序列信号发生器。 计数型序列信号发生器是在计数器的基础上加适当的反馈网络构成。要实现序列长度为M的序列信号发生器，其设计步骤为：★ 先设计一个计数模置为M的计数器。★ 再令计数器每一个状态输出符合序列信号要求。★ 根据计数器状态转换关系和序列信号要求设计输出组合网络。 例：设计产生序列信号1101000101，1101000101，┄的计数型序列信号发生器电路。要求用