电工电子技术14章 组合逻辑电路.pptx

(一) 或门电路;或门逻辑符号：;逻辑加的运算规律：;与门逻辑符号：;逻辑乘的运算规律：;非逻辑表达式：;11.2 集成复合门电路;逻辑表达式：;或非门原理电路：CMOS 或非门;逻辑表达式：;与非门原理电路：TTL 与非门;返 回;4 组 2 输入与门 封装形式：陶方扁平;(三) 三态与非门; [例 11.2.1] 试利用与非门来组成非门、与门和或门。 ;11.3 组合逻辑电路的分析;;;;同或门：;返 回;返 回; [例 11.3.1] 如图所示是一个可用于保险柜等场合的密码锁控制电路。开锁的条件是：(1) 要拨对密码；(2) 要将开锁控制开关 S 闭合。如果以上两个条件都得到满足，开锁信号为 1，报警信号为 0，锁打开而不发出报警信号。拨错密码则开锁信号为 0，报警信号为 1，锁打不开而警铃报警。试分析该电路的密码是多少。;;11.4 组合逻辑电路的设计;(一) 半加器;异或;(二) 全加器;;;化简:;四位全加器逻辑图：;54LS283LMQB;11.5 编码器;返 回;键控二－十进制编码器:;当有键按下时， S =1 灯亮;;表 11.5.2 优先权编码器真值表;11.6 译码器;◆ n = 2 的译码器：; ;(二) 显示译码器;(2) 显示译码器;返 回;11.7 通用阵列逻辑;; GAL 不但可以实现组合逻辑电路的功能，而且可以实现时序逻辑电路的功能。; 11.2 (1) 与非门能否像或门和与门一样起控制门作用？;返 回;返回分析与思考题集; 【答】 根据与非门的逻辑功能“有 0 出 1 ”和“全 1 则 0 ”可知，当 A = B = 1，C = 0 时，F = 1；当 A = B = C = 1 时，F = 0。;返回分析与思考题集;返回分析与思考题集; 三输入端与门的逻辑表达式如下:;返回分析与思考题集;三个输入端与非门的逻辑表达式如下:;【答】 同或门的真值表如表所示，将式 中的 A，B 分别用 0 和 1 代入，结果与该真值表相符，从而证明该式即为同或门的逻辑表达式。;【答】 半加器是一种不考虑低位来的进位数，只能对本位上的两个二进制数求和的组合电路。 全加器是一种将低位来的进位数连同本位的两个二进制数三者一起求和的组合电路。 根据化简后的全加器的逻辑式可知，用二个半加器和一个或门可以组合成全加器。 将全加器低位进位输入端 Ci-1 接 0，可以用作半加器。;【答】 组合电路的设计方法是在已知逻辑功能的前提下设计出逻辑电路。而组合电路的分析方法则是在已知组合电路结构的前提下，研究其输出与输入之间的逻辑关系。二者实施目的恰好相反。故设计步骤和分析步骤基本相反。; 11.6 (1) 试将教材图 11.6.1 中的译码器改用非门和或门组成。;返回分析与思考题集; 11.6 (2) 试比较二进制译码器与显示译码器的异同。; 练 习 题;; 11.2.2 已知或非门和与非门的输入波形如图中的 A 和 B 所示，试画出它们的输出波形。; 11.2.3 已知逻辑电路及输入信号波形如图所示，A 为信号输入端，B 为信号控制端。当输入信号通过三个脉冲后，与非门就关闭，试画出控制信号的波形。; 11.2.4 如图 (a) 所示是由三态与非门组成的总线换向开关，A，B 为信号输入端，分别加有如图 (b) 所示的两个频率不同的信号；E 为使能端，它的电位变化如图 (b) 所示。试画出两个输出端 F1 和 F2 的波形。; 11.3.1 已知异或门和同或门的输入波形如图中 A 和 B 所示，试画出它们的输出波形。; 11.3.3 试用逻辑代数的基本定律证明下列各式：;返 回;返 回;返 回; 11.3.9 如图电路是一个选通电路。M 为控制信号，通过 M 电平的高低来选择让 A 还是让 B 从输出端送出。试分析该电路能否实现这一要求。; 11.3.10 如图所示两个电路为奇偶电路，其中判奇电路的功能是输入为奇数个 1 时，输出才为 1；判偶电路的功能是输入为偶数个 1时，输出才为 1。试分析哪个电路是判奇电路，哪个是判偶电路。; 11.3.11 如图是一个排队电路，对它的要求是：当某个输入单独为 1 时，与该输入对应的输出亦为 1。若是有 2 个或 3 个输入为 1 时，则只能按 A、B、C 的排队次序