电子科大VHD.pptVIP

数字集成电路的设计形式 全定制设计(ASIC)或基于标准单元的设计（CBIC）； 半定制设计或基于门阵列的设计（GA）； 基于可编程器件（PLD）的设计； 全定制设计(ASIC) 通过对每一个晶体管进行优化设计实现； 所有的工艺掩模都需要从头设计； 可以最大限度地实现电路性能的优化； 设计周期很长，设计时间和成本非常高；主要用于一些特殊部件的设计，例如微处理器、高压器件、A/D转换器、传感器等。 典型的CBIC设计 电路中各功能模块分布在芯片的不同位置，中间为全局布线区。 典型的CBIC设计 在每个功能模块以内，规范排布了大量的基本单元，其间由局部布线区进行隔离。 典型的CBIC设计 一个基本单元的结构及逻辑 CBIC设计层次 对标准单元的设计 通常按照性能优化原则，通过调整每个晶体管的宽度，可以在性能和面积上做到最大限度的优化； 在统一规范条件下对各种常用的逻辑功能单元（各种组合逻辑或时序逻辑单元）进行设计，形成库单元； CBIC设计层次 对标准单元的设计 标准单元可以设计为高度相等的块，宽度可以根据逻辑功能的不同加以调整；电源接孔和输入/输出接孔统一设计到特定的区域，便于进行相互连接。 库单元设计完毕可以形成对应的工艺掩模文档，可以在以后的设计中重复使用（IP复用）； CBIC设计层次 功能模块的设计： 直接在库中调用基本单元进行功能模块的设计作为功能模块的设计； 主要从逻辑上