TMS320F240-芯片.pdfVIP

TMS320F240 简介 TMS320F240 为TI 公司所出品的定点式数字信号处理器芯片， 具有强大的外围(64k I/O space、10 bit A/D Converter、Digital I/O peripheral) ，芯片内部采用了加强型哈佛架构(Enhanced Harvard Architecture)，由三个平行处理的总线─程序地址总线(PAB)、 数据读出地址总线(DRAB)及数据写入地址总线(DWAB)，使其能 进入多个内存空间。由于总线之操作各自独立，因此可同时进入 程序及数据存储器空间，而两内存间的数据亦可互相交换，使得其 具有快速的运算速度，几乎所有的指令皆可在50ns 周期时间内执行 完毕，内部的程控以管线式的方式操作(Pipeline operation)，且使 用内存映像的方式，使其整体的效能可达到20MIPS，因此非常适 用于实时运转控制，而对于速度较慢的外围亦提供了wait-states 的功 能。TMS320F240 单芯片硬件架构上的一些特性对于高速信号处理及 数字控制上的应用是必须且重要的，其使用次微米CMOS 技术制程 使其功率散逸降至最低。其与传统的微处理机单芯片相较之下其具有 下列的优点： (1)执行速度快，整体效能佳，可达到真正的实时控制。 (2)特殊的硬件及指令设计，适用于高性能的控制。 (3)容易增加附属功能，很容易扩展外围。 (4)具有实时中断的看门狗定时器模块，可监控程序之运作。 (5)使用4 层的Pipeline 的程序运作及设计有指令延迟之功能。 TMS302F240 架构介绍 TMS302F240 单芯片的硬件架构是以 16 位为基本数据处理单 元，采用 16 位的数据与地址总线，其指令集设计成可大范围且 复杂的计算及高速处理，属于Memory Mapping 的模式，主要架构如 下表所示： 项目 说明 .32 位的算数逻辑单元 .32 位的累积器 中央处理单元 .16 位×16 位的乘法器 .16 位的倍率位移器 .8 个 16 位的辅助缓存器 .16K word 芯片上的程序内存 内存单元 .64K 的程序内存与数据存储器 .64K word 的I/O 空间内存 .32K word 的共同内存 .4 个管线式的操作 程控单元 .8 层硬件堆栈 .6 个外部中断 指令设计 .采用定点式运算 .1 个机器周期(50ns)内执行完毕 .计算时以2 的补码做运算 .12 个脉波宽度调变信号的输出 .3 个 16 位一般用途的定时器 事件处理器 .3 个 16 位全比较单元 .3 个 16 位取样比较单元 .4 个捕捉单元 外部外围 .2 个相位编码电路 .2 个 10 位的模拟/数字转换器 .28 个可规划I/O 接脚 .锁相回路模块 .看门狗定时器 .串行通讯接口 .串行外围模块 中央处理器 TMS320F240 单芯片之中央处理器因为其平行结构之设计，使得 在单一指令周期内可执行高速运算。中央处理器之内部主要可分为三 单元：输入倍率区段、乘法区段、中央运算逻辑区段。 1. 输入倍率区段 TMS320F240 芯片上共有三个硬件 16 位的倍率位移器，这些 倍率位移器具有将数据放大(左移)或缩小(右移)的功能，第一个倍率