第八章可编程逻器件.pptVIP

第八章 可编程逻辑器件 数字集成电路从功能上可分为通用型、专用型两大类。 利用通用芯片设计复杂数字电路时：线路连线多，使电路的可靠性下降；修改的工作量大；保密性差。 专用芯片的优点：体积小、功耗低、可靠性高。缺点：设计制作周期长、成本高。 8.2 可编程逻辑阵列（PLA） 电路结构： PLD门电路的常用画法 1、组合逻辑型的PLA 一个具有3个输入端、可以产生4个乘积项和3个输出函数的PLA结构图。 输出缓冲电路由一组三态输出的缓冲器组成。 2、时序逻辑型PLA电路 缓冲电路中增加了若干触发器 将这些触发器的状态反馈到可编程的与逻辑阵列上 课堂练习：题8.2。 解题思路：由于电路只给出6个与项，因此要将4个输出的与的项不能超过6个。分析观察：将Y2、Y3变换一下。 8.3 可编程阵列逻辑（PAL） PAL由可编程的与阵列、固定的或阵列和输入、输出缓冲电路组成。 8.3.1 PAL的基本结构形式 8.3.2 PAL的各种输出电路结构 1. 可编程输入输出结构 2. 异或输出结构 在与或阵列的输出和三态输出缓冲器之间增加一级异或门。 PAL16R4 可以设计组合和时序逻辑电路 4. 可配置输出结构 输出电路由一组可编程的输出逻辑宏单元（output logic macrocell，OLMC）组成。通过对OLMC的编程，可以将输出电路的结构设置成不同的形式。 8.4 通用逻辑阵列（ GAL） GAL的设计目标是能将其输出电路设置成PAL的所有输出电路结构形式，并且能替换同样规模的各种型号PAL器件。 GAL可视为PAL的改进形式，它将或逻辑阵列合并到了OLMC（可编程输出逻辑宏单元）当中，并增强了OLMC的可编程功能，使之能够设置成PAL的所有输出结构形式。 8.5 复杂可编程逻辑器件（CPLD） 由若干可编程的通用逻辑模块（generic logic block，GLB）、可编程的输入输出模块（input/output block，IOB）和可编程的内部连线组成。 每个GLB中包含8～20个宏单元，规模较大的CPLD中可包含1000多个。 8.6 现场可编程门阵列（FPGA） 包含若干个可编程逻辑模块（CLB）、可编程输入输出模块IOB和一整套的可编程内部资源。 以Xilinx公司的XC2064为例1. 可编程逻辑模块CLB 2. 可编程输入输出模块IOB 3. 内部互连资源 8.7 PLD编程及硬件描述语言 硬件描述语言（hardware description language，HDL） 一种专门用于描述电路逻辑功能的计算机编程语言，能对任何复杂的数字电路进行全面的逻辑功能描述。 VHDL ：针对超高速数字集成电路的硬件描述语言 Verilog HDL：和C语言有很多相似之处，它有较强的描述底层电路单元的能力。 * * 8.1 可编程逻辑器件的基本特点 PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的集成电路。 一个PLD芯片中集成了大量的基本逻辑单元和可编程的连接元件。通过对这些连接元件的编程，就可以方便地设计出具有各种不同逻辑功能的专用集成电路。 优点：成本低、设计周期短、修改方便等。 PLD 简单PLD PROM（可编程只读存储器，70年代） PLA（可编程逻辑阵列，70年代中） PAL（可编程阵列逻辑，70年代末） GAL（通用阵列逻辑，80年代中） 复杂PLD CPLD FPGA 可编程逻辑器件的分类 一个可编程的与逻辑阵列、一个可编程的或逻辑阵列、输入缓冲电路和输出缓冲电路。 注意：图中两条线交叉点上的?表示两条线通过编程相连；交叉点上的?表示两条线之间是硬件连接的。如果交叉点上没有加注任何连接符号，则表示两条线不相连。 没有存储单元，用于设计组合逻辑电路 专用输出结构：输出端只能作为逻辑函数的输出端使用，不能另作它用。 当与逻辑阵列输出的乘积项P编程为1时，三态缓冲器G1处于正常工作状态，I/O端被设置为输出端；而当P编程为0时，三态缓冲器G1处于高阻态，这时I/O端可作为输入端使用，从I/O端输入的信号经过缓冲器G2加到与逻辑阵列上。这样可使器件的引脚得到充分的利用。 如：PAL16L8 当编程结果使得X=0时，Y与S同相； 当编程结果使得X=1时，Y与S反相。 3. 寄存器输出结构 增加了一些触发器，并将触发器的状态反馈到与逻辑阵列上，以便为时序逻辑电路提供存储电路。 输出缓冲电路中含有4个触发器，且触发器的状态全都反馈到与阵列上