一种TDSCDMA无线通信接收平台的设计.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种TDSCDMA无线通信接收平台的设计

一种TDSCDMA无线通信接收平台的设计   摘要: 介绍一种TD-SCDMA无线通信接收平台的设计,给出系统电路设计的具体方案,并对各部分硬件电路设计进行阐述。该TD-SCDMA无线通信接收平台采用AD9640实现数据采集,利用FPGA实现预处理,采用DSP完成相应信号处理算法。由于该无线通信接收平台采用ADC+FPGA+DSP的架构,使得该平台具有较高的通用性和实用价值。   关键词: 码分多址;无线通信;模数转换器;带通采样   中图分类号:TP39文献标识码:A文章编号:1671-7597(2011)0410064-02      0 引言   TD-SCDMA系统是一种基于同步码分多址技术,使用时分双工方式的未来陆地通信系统,其标准是由信息产业部电信科学技术研究院和德国西门子公司合作开发的[1]。TD-SCDMA系统中的无线通信传输将FDMA、TDMA、CDMA三种基本传输方式灵活的结合起来,采用了智能天线、时分双工、联合检测等多种先进的无线技术。无线通信接收系统作为TD-SCDMA系统中的一部分,其性能的好坏对系统起着关键作用。   本文设计了一种TD-SCDMA无线通信接收平台,该平台采用了ADC+FPGA+DSP的架构,使得其该无线通信接收平台具有较强的通用性。利用ADC实现信号的采集,采集后的数据送到FPGA中,在其内部可以实现不同的功能和算法,同时DSP的实用,使得该无线通信接收平台具有较强的信号处理能力。   1 带通采样及数字下变频   1.1 带通采样理论   一个频率带限信号,频率范围 ,如果   此时若用Nyquist采样定理,则要求采样速率较高,这将导致后续无法实现实时信号处理,而带通采样定理恰好的解决了这个问题[2]。   足:   其中取能保证条件 的最大正整数,则此时获得的采样离散序列 能准确的恢复原信号,这个过程称为带通采样定理。    [3]。   1.2 数字下变频技术   图1数字下变频原理   如图1所示的数字下变频原理,其中混频的目的在于将输入的数字信号频谱搬移,降低有用信号频率。在实现数字下变频的过程中,需要采用数字混频器、低通滤波器。该部分的功能实现主要在FPGA内部完成,其中数字混频器可以采用FPGA内部自带的乘法器实现,而低通滤波器可以调用IP核实现,这将极大地方便系统开发和使用[3]。   2 无线通信接收平台硬件设计   该无线通信接收平台采用了ADC+FPGA+DSP的架构,其中ADC采用的是ADI公司的AD9640,FPGA采用的是ALTERA公司的EP2S60,DSP采用的是TI公司的TMS320C6416[4]。其整个系统工作流程为:AD9640将模拟信号转换成数字信号,送入FPGA中,FPGA内部可以完成信号的预处理,对预处理后的数字量可送给DSP做具体信号处理算法的实现。由于FPGA具有在线可编程的特点,其预处理方案的选择是灵活多样的,在不同的系统要求下,可自由选择预处理方案,具有较强的实用性。该无线通信接收平台的硬件结构设计如图2所示。   2.1 ADC电路设计   本设计中采用的AD9640是ADI公司推出的数据采集芯片,该芯片分辨率为14bit,采样率包括80、105、125、150Msps几种,本系统中采用了80Msps。该芯片采用了双路信号采集,具有串口控制、用户可调和自动检测功能。模拟电源为l.8V,数字电源分两种情况:采用CMOS输出时数字电源为 1.8V和3.3V两种;采用LVDS输出时数字电源为 1.8V[5]。中频最高可达450MHz,中频为70MHz时的SNR是72.7dBFS,SFDR是85dBc,其内部结构框图如图3所示。   2.2 FPGA电路设计   本系统FPGA选用了EP2S60器件[6],该芯片为Altera公司的StratixⅡ系列芯片。该芯片具有4个增强型PLL、24176个自适应逻辑模块、8个快速PLL、36个DSP模块,60440个逻辑单元、144个18bit乘18bit的乘法器等资源,基本可以满足无线通信接收系统的资源要求。该系列的FPGA配置有多种模式,如表1所示。   表1FPGA的配置方式   本设计中FPGA配置方面采用的是主动串行配置方式与JTAG方式相结合,其中EPROM选择了EPCS16,其配置模式由MSEL3、MSEL2、MSEL1和MSEL0引脚实现控制。   2.3 DSP电路设计   本系统DSP采用了TI的C6000系列芯片TMS320C6416,该芯片时钟频率为1GHz。具有一个为64bit(EMIFA),2个扩展存储器接口(EMIF),3.3V的PCI主/从接口,一个为16bit(EMIFA),32bit/33MHz, 6

文档评论(0)

189****7685 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档