IP软核测试的策略及验证的方案的研究.docVIP

IP软核测试的策略及验证的方案的研究 　　摘要 近年来，芯片的设计不断向着功能增强和集成度提高的方向发展，SoC（System on Chip， 片上系统）开发模式逐渐成为主流，芯片性能增强、规模增大以及产品设计的周期缩短使得设计难度逐渐增加。在此情况下，IP软核应运而生，至 2005年基于IP核设计的集成电路已经占总设计的80%，IP核成为SoC开发的主流途径已势不可挡。 　　IP(Intellectual Property)核，也称集成电路知识产权核。指ASIC、PLD等当中预先设计好的电路功能模块，它灵活性大，具有良好复用性与可移植性，接口灵活。本项目即选择单片机芯片中具有代表性的1750 IP软核作为研究对象。 　　为确保IP软核的可靠性，对IP软核进行系统验证具有十分深远而重要的意义。本文根据IP软核的特点与现状，总结IP软核的验证方法，分析IP软核的验证策略，提出完整的1750IP软核验证方法。并采用脚本验证与自动日志比对的方法以提高验证效率。 　　关键词 IP软核；指令测试；仿真；验证系统 　　中图分类号TP311 文献标识码A 文章编号 1674-6708（2011）55-0200-02 　　1 概述 　　某16位CPU是一款实现了全部1750指令集的单芯片处理器，该处理器实现了所有必要的指令并增加了 多可选择的特色功能，还支持中断、故障处理、存储器扩展、控制台、定时器以及一些相关的可选指令。 　　为保证被测试芯片的可靠性与安全性、保证后续设计，验证测试系统极为重要。本文介绍了1750软核仿真测试的过程，基本原理和测试策略。 　　对于指令分析和测试，将所有指令分为12个不同的验证类别，对每一类指令进行针对性验证，并且保证完备性。本项目的测试计划按照指令、数据、环境参数三项因素的交叉组合来设计测试方案，具体分为对指令不同操作数的测试、不同寄存器的测试和指令异常情况的测试。 　　测试结果分析表明测试能够完备覆盖到指令的各种情况，测试用例的覆盖率基本上能够达到100%。 　　 2 测试策略 　　2.1 总体测试策略 　　一般测试策略包括自顶向下测试、自底向上测试及增量测试等，本项目是一款全新的设计，而且设计方法也是基于自底向上的，所以综合个方面因素选用自底向上的测试策略，通过在底层模块执行完全测试开始，当达到一个适当的满意度后，将这些模块集成为更大的模块进行新一轮测试，迭代进行直到完整的系统集成完成。 　　测试系统按实现方式分为仿真测试，形式测试及物理测试，由于软核测试的目的在于保证IP软核功能和时序的正确性，故采用仿真测试的方法。在仿真软件的支持下，在设计结果的输入端施加多组测试矢量信号，计算得到中间结果和输出结果。再对这些结果进行分析和对比，从而得出结论。 　　另外，IP软核测试分为功能和时序的测试以及电路测试两个阶段。而功能和时序测试的方法可以分为黑盒、灰盒和白盒3种形式。即使提供源代码，了解IP软核细节的白盒测试系统对使用者来说难度仍然大，也不实际。而加密形式的IP软核，只能检测到IP软核的信号和寄存器，就只能用黑盒的方式测试。 　　2.2 模块级测试与系统级测试 　　IP软核测试策略与被测模块的功能和实现方式有关。本项目将IP软核测试策略分为模块级的直接测试和系统级的软硬件协同测试。模块级的直接测试采用直接施加激励的形式，适合于测试功能相对简单的模块。图1为模块级直接测试的形式框图。 　　直接测试即直接对IP软核模块的输入端施加激励，并将输出端响应通过比较模型判断结果，该比较可以是人工手动判断形式，也可是自动与理想模型对比，自动产生差异文件的形式。 　　由于SOC设计中包含一定的软件设计，因此系统测试需要软硬件协同测试，该测试主要测试软件能否在期望的硬件电路上正确运行。将编译后的测试用目标代码通过存储控制器读入并由CPU执行，从而产生期望的系统行为。 　　2.3 测试模型和软件环境 　　1750 IP软核的仿真验证、综合与实现主要是靠EDA工具来完成的。本文采ModelSim 6.5软件，是由Model Tech公司开发的目前业界最通用的仿真器之一，支持Verilog HDL和VHDL混合仿真。 　　比较模型采用GCC编译器和模拟器，模拟器提供了类似于UNIX标准I/O 库（stdio）的支持，程序中可以直接调用标准的printf类函数，为程序的调试带来极大方便。标准输入是由模拟器生成的，采用逐条指令比较的方法，每条指令执行完成后内存、各个寄存器和状态字会发生改变，在文本中暂时记录下来，并在另一个文本中读取模拟器执行完的状态，将两者相比对，如果不一致则记录相应的指令代码、指令助记符和指令的地址，并在diff.txt文件中输出，接着比较下一条，以此类推直到验证完所