主要存储器系统设计.pptVIP

如何实现 数据输入、输出？ 讨论： NAND Flash K9F1208 3、SDRAM HY57V561620接口电路 SDRAM:Synchronous Dynamic RAM:同步动态随机存储器 SDRAM工作原理 原理： 行选与列选信号使存储电容与外界的传输电路导通， 从而实现放电（读取）与充电（写入）。 SDRAM有4个bank。 SDRAM是一个不断刷新充电，才能保住数据的存储器。 BANK0 BANK1 予充电 读取 在具有4个bank的SDRAM中： bank1被读取；bank2进行预充电。 BANK2 BANK3 1个BANK寻址方式 引 脚 名称 描 述 CLK 时钟 芯片时钟输入。 CKE 时钟使能 片内时钟信号控制。 /CS 片选 禁止或使能除CLK、CKE和DQM外的所有输入信号。 BA0，BA1 组地址选择 用于片内4个Bank的选择。 A12～A0 地址总线 行地址：A12～A0，列地址：A8～A0。 /RAS 行地址锁存 时钟沿和/RAS有效时锁存行地址，允许行访问和改 写 /CAS 列地址锁存 时钟沿和/CAS有效时锁存列地址，允许列的访问 /WE 写使能 使能写信号和允许列改写，/WE和/CAS有效时开始锁 存数据 LDQM，UDQM 数据I/O 屏蔽 在读模式下控制输出缓冲；在写模式下屏蔽输入数据 DQ15～DQ0 数据总线 数据输入输出引脚 VDD/VSS 电源/地 内部电路及输入缓冲电源/地 VDDQ/VSSQ 电源/地 输出缓冲电源/地 地址线 Bank BANK6 数据线 当系统启动时，CPU首先从NAND Flash复制代码到SDRAM，然后代码在SDRAM中运行。 nGCS6: BA0、BA1: 选择BANK n。 SDRAM存储单元以32位（4Byte）为单位进行数据访问。 字节地址： 000x300000002，0 0下一个地址是0A0、A1没连接。 A0，A1未接： SDRAM内存可以以8位、16位、32位访问。 通过4个信号nWBE3～0，字节选通控制。 按8位访问： *(unsigned char *) 0= 0x78; 一个字节写，只有nBWE0信号为低（有效）。 按16位访问： 0址写操作中，nWBE1,0为低，nWBE3,2为高。 当0，则是nWBE1,0为高 ，nWBE3,2为低。 按32位访问： 0nWBE3～0都为低。 如何实现 行选择、列选择？（地址总线 A12-A0） SDRAM HY57V561620存储器的容量？ 讨论： SDRAM HY57V561620 如何区分 读、写操作？（地址总线 A12-A0） 第2章 存储器系统 嵌入式系统主要的存储器： NOR Flash、NAND Flash、SDRAM存储器。 2.2 主要存储器系统设计 NOR Flash和NAND Flash主要区别： 1）NOR的读速度比NAND稍快。 3）NAND的擦除速度4ms远比NOR的5s快。 2）NAND的写入速度比NOR快很多。 4）NAND flash的单元尺寸几乎是NOR的一半，价格低。 5）NOR flash占据了容量为1～16MB闪存市场的大部分， NAND flash用在8～128MB的产品当中，数据存储卡。 一个1M×16bit的器件; 16位数据宽度。 1、NOR Flash Am29LV160D接口电路 Am29LV160D逻辑框图 Am29LV160D引脚图 Am29LV160D的引脚功能 地址线 数据线 BANK0 ※ S3C2410的 nGCS0 接到Am29LV160D的CE端； NOR Flash存储器配置为Bank0； 系统复位后，从NOR Flash读取代码开始执行。 A0～A19寻址范围： CE端： D0～D15数据线： 存放数据量多少Bit？ 1M *16Bit ※ ①在 CE# 信号低电平，芯片被选择,并且地址被锁存； ②在 OE# 信号的下降沿，输出数据； ③WE# 信号为高电平，读操作； ④满足①、②、③条件， 延迟一定时间读取数据。 ① ② ④ ③ 对NOR Flash进行“编程”操作流程图 PA = program address, PD = program data #define pFlashStartAddress (unsign