第6章 存储器与其接口li_1.pptVIP

动态基本存储电路 （1）三管动态基本存储电路 三管动态基本存储电路如图，它由T1、T2、T3 3个管子和两条字选择线（读、写选择线），两条数据线（读、写数据线）组成。 T1是写数控制管； T2是存储管，用它的栅极电容Cg存储信息； T3是读数控制管；T4管是一列基本存储电路上共同的预充电管，以控制对输出电容CD的预充电。 (2)写入操作 写入操作时，写选择线上为高电平，T1导通。待写入的信息由写数据线通过T1加到T2管的栅极上，对栅极电容Cg充电。 若写入1，则Cg上充有电荷； 若写入0，则Cg上无电荷。 写操作结束后， T1截止，信息被保存在电容Cg上。 返回 (3)读出操作 先在T4管栅极加上预充电脉冲，使T4管导通，读数据线因有寄生电容CD而预充到1。使读选择线为高电平，T3管导通。 若T2管栅极电容Cg上已存有“1”信息，则T2管导通。这时，读数据线上的预充电荷将通过T3 、 T2而泄放，于是，读数据线上为0。 若T2管栅极电容上所存为“0”信息，则T2管不导通，则读数据线上为1。经过读操作，在读数据线上可以读出与原存储相反的信息。若再经过读出放大器反相后，就可以得到原存储信息了。 单管动态基本存储电路 单管动态基本存储电路如图，由T1管和寄生电容CS组成。 为了节省面积，电容CS不可能做得很大，一般使CS ＜CD。这样，读出“1”和“0”时电平差别不大，故需要鉴别能力高的读出放大器。此外， CS上的信息被读出后，其记存的电压由0.2V下降为0.1V。这是一个破坏性读出，要保持原存信息，读出后必须重写。因此，使用单管电路，其外围电路比较复杂。但由于使用管子最少，4K以上容量较大的RAM，大多采用单管电路。 写入与读出 写入时，使字选线上为高电平，T1管导通，待写入的信息由位线D（数据线）存入CS 。 读出时，同样使字选线上为高电平， T1管导通，则存储在CS上的信息通过T1管送到D线上，再通过放大，即可得到存储信息。 动态RAM芯片举例 Intel 2116芯片的存储容量为16K×1位，需用14条地址输入线，但2116只有16条引脚。由于受封装引线的限制，只用了A0～A6 7条地址输入线，数据线只有1条（1位），而且数据输入（DIN）和输出（DOUT）端是分开的，它们有各自的锁存器。写允许信号WE为低电平时表示允许写入，为高电平时可以读出。 动态RAM芯片举例（续1） 为了解决用7条地址输入线传送14位地址码的矛盾，2116采用地址线分时复用技术，用A0～A6 7根地址线分两次将14位地址按行、列两部分分别引入芯片。 动态RAM芯片举例（续2） 7位行地址码经行译码器译码后，某一行的128个基本存储电路都被选中，而列译码器只选通128个基本存储电路中的一个（即1位）,经列放大器放大后,在定时控制发生器及写信号锁存器的控制下送至I/O电路。 2116没有片选信号CS，它的行地址选通信号RAS兼作片选信号，且在整个读、写周期中均处于有效状态，这是与其他芯片不同之处。 此外，地址输入线A0～A6还用作刷新地址的输入端，刷新地址由CPU内部的刷新寄存器R提供。 与Intel 2116芯片类似的还有2164、3764、4164等DRAM芯片。 返回 6.3 只读存储器（ROM） 6.3.1 只读存储器存储信息的原理和组成 6.3.2 只读存储器的分类 6.3.3 EPROM芯片实例——Intel 2716 返回 6.3.1 只读存储器存储信息的原理和组成 ROM的存储元件如图所示，它可以看作是一个单向导通的开关电路。 当字线上加有选中信号时，如果电子 开关Ｓ是断开的，位线D上将输出信息1；如果Ｓ是接通的，则位线D经T1接地，将输出信息0。 只读存储器存储信息的原理和组成（续） 返回 ROM的组成结构与RAM相似，一般也是由地址译码电路、存储矩阵、读出电路及控制电路等部分组成。 若地址A3～A0为0110，则行选线X2及列选线Y1有效（输出低电平），图中，有*号的单元被选中，其开关Ｓ是接通的，故读出的信息为0。当片选信号有效时，打开三态门，被选中单元所存信息即可送至外面的数据总线上。 6.3.2 只读存储器的分类 1.不可编程掩模式MOS只读存储器 2.可编程只读存储器 3.可擦除、可再编程的只读存储器 返回 不可编程掩模式MOS只读存储器 不可编程掩模式MOS ROM又称为固定存储器。 它是由器件制造厂家根据用户事先编好的机器码程序，把0、1信息存储在掩模图形中而制成的ROM芯片。这种芯片制成以后，它的存储矩阵中每个MOS管所存储的信息0或1被固定下来，不能再改变，而只能读出。 如果要修改其内容，只有重新制作。 可编程只读存储器 为了克服上述掩模式