晶体管实现数字逻辑具体办法.docxVIP

晶体管级的数字设计 CMOS实现逻辑电路（次要，可简略带过）： 1.与非门电路 　　下图是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。 　　因此，这种电路具有与非的逻辑功能，即　　n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。 2.或非门电路 　　下图是2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。 　　当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。　　因此，这种电路具有或非的逻辑功能，其逻辑表达式为　　显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。　　比较CMOS与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非