电子科大-计算机学院-数字逻辑实验报告-中小规模组合逻辑设计.docVIP

电 子 科 技 大 学 实 验 报 告 学生姓名：郫县鸡巴哥 学 号：郫县鸡巴哥 指导教师：唐明 一、实验项目名称：中小规模组合逻辑设计 二、实验目的： 1．掌握非门、或门、与非门、异或门、数据选择器的逻辑功能。 2．掌握常有逻辑门电路的引脚排列及其使用方法。 3．采用中小规模逻辑门进行组合逻辑设计，掌握组合逻辑的设计方法。 三、实验内容： 1．逻辑输入采用实验箱的K1-K11，逻辑输出接L1-L10。测试实验箱上的HD74LS04P（非门）、SN74LS32N（或门）、SN74LS00N（与非门）、SN74HC86N（异或门）、SN74HC153（数据选择器、多路复用器）的逻辑功能。 2．采用小规模逻辑器件设计一位数据比较器：设一位数据比较器的输入为A、B，比较AB，A=B，AB，输出三个比较结果，输出采用低电平有效。 3．分别用小规模和中规模逻辑器件设计3输入多数表决器：设输入为A、B、C，当三个输入有两个或两个以上同意时，输出结果为同意，输入、输出的同意均为高电平有效。 四、实验原理： 1．一块74LS04芯片上有6个非门。非门的逻辑功能如表1所示，74LS04（非门、反相器）的逻辑符号和引脚排列如下图所示。 表1 非门的逻辑功能 输入 A 输出 Y L H H L 图1 74LS04的逻辑符号和引脚排列 2．74LS32（或门）的逻辑符号、引脚排列如下图