实验一自主设计控制器电路.docVIP

PAGE PAGE 14 实验一：自主设计控制器电路 一、设计课题 秒表的设计 二、实验目的 1、熟练利用Verilog HDL语言进行数字系统设计。 2、掌握数字系统的设计方法——自顶向下的设计思想。 3、掌握计数器的设计与使用。 4、根据秒表的功能要求设计一个秒表。 5、熟练掌握用max plus II软件进行系统原理图设计、文本设计以及进行波形仿真。 三、实验器材 装有max plus II软件的电脑一台、FPGA教学实验系统一台、下载 电缆一根。 四、实验内容 1、有毫秒、秒、分计数，数码扫描显示输出。 2、有清零端和暂停端。 3、对实验进行仿真。 4、下载，检查结果是否正确。 五、实验原理 1、功能描述 秒表是一种计时的工具，有着很广泛的用途。本实验中的秒表要求有两个功能按钮：一个是计数和停止计数按钮，当第一次按下此按钮时，秒表开始计数，再一次按下时，秒表停止计数，并显示所计的数字；另一个是清零按钮，当按下此按钮时，秒表清零。在数码管上采用动态扫描显示输出。 2、基本原理： 本设计中用到的主要元件有计数器、分频器、数据选择器、译码器、位选信号发生器等。秒、分都是60进制计数，所以必须采用两个60进制的计数器，而百分秒择采用的是100进制；分频器主要将1KHZ的时钟信号经过10分频后，产生100HZ的单位时钟周期；数据选择器主要功能是将即将显示的数据送给译码器；译码器将BCD码转换为七段译码进行显示；位选信号发生器根据人眼暂留效应和显示的数码的个数，产生一段循环码。原理框图如下图。 图 1：秒表原理框图 3、自顶向下的设计方法 自顶向下的设计方法是数字系统设计中最常用的设计方法，也是基于芯片的系统设计的主要方法。 自顶向下的设计方法利用功能分割手段将设计由上到下进行层次话和模块化，及分层次、分模块进行设计和仿真。功能分割时，将系统功能分解为功能块，功能块再分解为逻辑块，逻辑块再分解为更少的逻辑块和电路。如此分割，逐步的将系统细化，将功能逐步的具体化，模块化。高层次设计进行功能和接口描述，说明模块的功能和接口，模块功能的更详细描述在下一设计层次说明，最底层的设计才涉及具体寄存器和逻辑门电路等实现方式的描述。 六、实验步骤 1、采用自顶向下的设计方法，首先将系统分块。 2、设计元件，及逻辑块。 3、一级一级向上进行元件例化，设计顶层文件。 4、把各模块连接起来，进行综合编译仿真。 5、下载到实验箱，以验证程序。 七、电路模块设计 1、分频模块 将输入1KHZ的系统时钟经过十分频分为100HZ的单位时钟。编程原理跟计数器原理相似。 2、定时模块 采用2个60进制、1个100进制的BCD码全加器作为定时器，分为分，秒，百分秒，输入时钟信号为分频器输出信号100HZ时钟，外界两个拨码开关作为清零按钮和暂停按钮。 3、位选发生器： 根据显示的数据位和人眼暂留效应，设计显示分为分、秒、百分秒位，每位需要2个数码管进行显示，因此变化频率至少为300HZ，为了方便则采用1KHZ，循环码则从000循环到101。 4、多路选择器 根据位选信号，输出对应位显示的数据。 5、译码器 将多路选择器输出端的数据对应的转换为七段二进制数，送给显示器。 八、仿真结果与分析 仿真时长为100us，仿真结果全图如下图所示。S_6到S_1分别代表毫秒、秒和分的两位显示，可以看到毫秒位是十进制。 图2：仿真结果全图 仿真结果的放大图如下图所示。其中3E 3D 3B 37 2F 1F分别代表选中六个七段数码管的某一个，out_duan则对应显示当前被激活数码管所显示的数字。由于数码管的扫描速度要大于计数器的计数周期，所以在两次扫描过程中数码管显示的数字有可能是不变的。另外，可以看到在选中某一位数码管时有的有毛刺，是因为翻转位数大于两位时会机器会先翻转一位达到中间位然后再次翻转到达目标数据。 图3：仿真结果放大图 实验二：自主设计实用性电路 （一）BCD/7段译码集成电路74LS47仿真实验 一、实验目的 1 掌握发光二极管、数码显示管的工作原理、结构和使用方法。 2 掌握集成译码显示电路的工作原理和使用方法。 二、实验器材 74LS247,24电阻，BCD/7段译码器。 三、实验原理 数字系统中的测量或运算结果需要用十进制数显示，目前常用三种显示器件：发光二极管（LED），七（八）段字符显示器和液晶显示器（LCD）。 1 、发光二极管 发光二极管是一个小型的固体发光器件，外加正向电压导通时，可发出一定波长的光。通常是红，黄，绿三种颜色。 图4：二极管 发光二极管的特点： 1）由发光二极管的正向伏安特性可以看出，它的导通电压比一般电压高，约1.6V左右。 2）发光二极管的发光亮度和正向电流近似成正比关系