第三章 3.6 Cache.pptVIP

3.6.5 Pentium 4 作业: P102 习题 3, 7, 8, 9, 12(错误改为正确) 3.6.1 cache基本原理　　　　　　　????　　 1.cache的功能 ??? cache是介于CPU和主存之间的小容量存储器，存取速度比主存快。它能高速地向CPU提供指令和数据，加快程序的执行速度。它是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。 辅助硬件 CPU 主存MS Cache 图3.34　主存与Cache存储层次 外存 cache CPU运行程序的局部性原理 — 指CPU执行程序所使用的存储单元是相对集中或小批簇聚于相邻单元中。 2、Cache的基本原理 CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。 一个块由若干定长字组成的。 当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在 cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。由始终管理cache使用情况的硬件逻辑电路来实现替换算法。 2、Cache的基本原理 把主存和Cache划分成相同大小的若干数据块。 Cache的一个数据块，称为“行”。 主存的一个数据块，称为“块”。 3、Cache的命中率 CPU在Cache中访问到的次数n1与总的访问次数n的比，称为命中率h。 不命中率（脱靶率）：1－h NC表示Cache完成存取的总次数，NM表示主存完成存取的总次数 4、有Cache时的CPU访存平均周期ta 若tc表示命中时的cache访问时间， tm表示未命中时的主存访问时间， 1-h表示未命中率，则cache/主存系统的平均访问时间ta为： 　　　　　 ta=htc+(1-h)tm　???????? （3.5） 式中： tc -- Cache存储周期 tm -- 主存存储周期 设 表示主存慢于cache的倍率, e表示访问效率， ta 表示平均访问周期, 则有: 式中 ( r=5~10为宜) 为提高访问效率，命中率h越接近1越好，r值以5—10为宜，不宜太大。命中率h与程序的行为、cache的容量、组织方式、块的大小有关。 【例5】CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。 【解】 平均周期ta 访问效率e 命中率h 主存慢于cache的倍率 r 3.5.2 主存与Cache的地址映射及变换 地址映射: 地址变换： 按某种函数（规则）把主存地址定位到Cache中。 信息按映射关系装入Cache后，CPU访存时，由主存地址变换成Cache地址的过程。 cache的透明性： 硬件地址变换, cache近似不存在 1. 全相联映射方式( Associative Mapping )　　 主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache行的标记部分中。　 (1) 全相联映射Cache的存储格式 (2) 全相联Cache的检索过程 将访存地址的块号与行标记快速比较，若块号命中，则按字地址从Cache中读取一个字；若不命中，则从主存中读取。 全部标记用相联存储器来实现，数据存取则用高速RAM实现。 块内容 S 位块地址 Li 标记 … (3) 全相联映射的优缺点 优点：灵活，Cache的行利用率高。 缺点：速度较慢，成本较高（比较器电路难以设计和实现） 适用于小容量的Cache。 2. 直接映射方式 ( Direct Mapping ) 这也是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去。 　　cache的行号i和主存的块号j有如下函数关系： i=j mod m　　（m为cache中的总行数） 例：cache有8行，求主存块号B23放在 cache哪一行? 解： cache有8行即 M=8， 主存块号B23 即 j