常见的第三章_门电路.ppt

三、PN结的电容效应 门：具有开关作用。 门电路：具有控制信号通过或不通过能力的电路。 二极管的开关特性 CMOS 一、 晶体管的结构及类型 OC门的应用： 实现逻辑函数 本章小结 4）抗干扰能力（输入噪声容限） uO(V) ui(V) 1 2 3 UOH UOL (3.6V) (0.3V) UIH UIL Uon Uoff 低电平噪声容限： UNL= Uoff- UIL UNL 高电平噪声容限： UNH= UIH - Uon UNH 用来说明门电路抗干扰能力 一、输入特性（输入端的伏安特性） 1.vI=VIL=0.2V时 1 VIL=0.2V IIL=? 负号表示输入电流流出门. ★ ★ R1 4kΩ D1 T1 0.2V IIL VCC be2 be5 输入端等效电路 §3.5.3 TTL反相器的静态输入特性和输出特性 2.vI=VIH=3.4V时 1 VIHI=3.4V IIH=? R1 4kΩ D1 T1 3.4V IIH VCC be2 be5 VB1=2.1V T1处于倒置放大状态 一般情况下，IIH40μA 正号表示输入电流流进门. ★ 一.输入特性: 输入短路电流IIS(IIL) 高电平输入电流IIH 3.3.2 CMOS与非门 A T1 T2 VDD Y T3 T4 B T1、T2构成反相器；T3、T4构成反相器 将T1、T3并联，T2、T4串联 只要A、B中有一个为低电平，则T2、T4 有一个截止，T1、T3有一个导通，输出高电平。 只有A、B均为高电平，则T2、T4均导通，T1、T3均截止，输出低电平。 工作原理： T1、T2构成反相器；T3、T4构成反相器 将T1、T3串联，T2、T4并联 只要A、B中有一个为高电平，则T2、T4有一个导通，T1、T3有一个截止，输出低电平。 只有A、B均为低电平，则T2、T4均截止， T1、T3均导通，输出高电平。 利用与非门、或非门和反相器又可组成与门、或门、与或非门等 工作原理： A T3 VDD Y T1 B T2 T4 3.3.3 CMOS或非门 3. 带缓冲级的CMOS门电路 带缓冲级的门电路其输出电阻、输出高、低电平以及 电压传输特性将不受输入端状态的影响。电压传输特性的 转折区也变得更陡。 CMOS三态输出的门电路 当EN=1时，T1、T2截止，输出为高阻态； 当EN=0时，T1、T2导通，输出Y=A 电路结构与符号 A VDD T1 EN Y T1 T2 T2 控制端低电平有效 Y A EN CMOS电路的优点： 静态功耗小，每个门的功耗低至 1 μ W ， 仅为 TTL 的 1/1000 。 2. 允许电源电压范围宽。 VDD相对的范围达 3~18V。 输入阻抗高，输入电流小，对信号无衰减作用。 4. 扇出系数大（ N ≤ 50 ），驱动能力强。 抗干扰能力强： CMOS电路的噪声容限为 40% UDD 。 集成度高，工作频率范围宽。 7. 温度稳定性好， 可达-40~+85 ℃ ，接近于 TTL 中 54 军 品系列（ -55~+125 ℃ ）。 8. 内部有较完善的保护电路。 1. 焊接时，电烙铁外壳应接地。 2.存储和运输CMOS电路，最好采用金属屏蔽层做包装材料。 3. 器件插入或拔出插座时，所有电压均需除去。 4. 多余的输入端不能悬空。输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端并联使用。 5. 注意与 TTL 电路连接时的匹配问题。 CMOS电路使用注意事项 输入电路的静电保护 CMOS电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于CMOS电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点： 　　TTL集成逻辑门电路的输入和输出结构均采用半导体三极管，所以称晶体管—晶体管逻辑门电路，简称TTL电路。 3.5 TTL门电路 N P N 集电区 发射区 基区 发射极 集电极 基极 e c b 发射结 集电结 1. 基区很薄 2. 发射区掺杂浓度基区掺杂浓度 3. 集电区尺寸发射区尺寸，集电区掺杂浓度发射区掺杂浓度 e c b 符号： 结构特点： P N P 集电区 发射区 基区 发射极 集电极 基极 e c b 发射结 集电结 e c b 符号： 半导体三极管 二、双极型三极管的输入特性和输出特性 IC(mA ) 1 2 3 4 UCE(V) 3 6 9 12 IB=0 20?A 40?A 60?A 80?A 100?A IB(?A) U