天津城建学院ea课件第3章.pptVIP

EDA技术与VHDL 第3章 FPGA/CPLD结构与应用 3.1 概 论 数字电路系统都是由基本门构成的。 基本门可以构成组合电路和时序电路。 不是所有的基本门都是必须的，组合逻辑函数都可以化为“与—或”表达式，用“与门—或门”二级电路实现。 因此人们提出了一种乘积项可编程结构。（PLD结构） 3.1 概 论 3.1 概 论 3.1 概 论 3.1 概 论 2. 按结构分 乘积项结构器件，大部分简单PLD和CPLD属此类 查找表结构器件，大部分FPGA属此类 3.1 概 论 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2.5 GAL (通用阵列逻辑器件） 首次采用EEPROM工艺 沿用PAL的阵列结构 输出部分增加了输出逻辑宏单元OLMC 与多种PAL器件保持了兼容性 8个OLMC在相应的控制字的作用下，具有不同的电路结构,这带来了GAL的灵活性和方便性。 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2 简单PLD原理 3.2