数字电路与逻辑设计周洪敏第10章.ppt

第十章 可编程逻辑器件 第10章可编程逻辑器件 PLD的开发流程图 可编程器件的下载方式 10.6 可编程阵列逻辑 PAL 除了具有与阵列(可编程)和或阵列（固定）以外，还有输出和反馈电路： 专用输出结构 可编程输入/输出结构 寄存器输出结构 异或输出结构 8输入的或门 DFF 异或门 4个多路选择器 二、输出逻辑宏单元（OLMC） 1. 结构： 乘积项数据选择器 反馈数据选择器 三态数据选择器 输出数据选择器 表10.7.1 FMUX的控制功能表 低电平“0”(地) 0 × 0 邻级(m)输出 1 × 0 本单元I./O端 × 1 1 本单元触发器?Q端 × 0 1 反馈信号来源 AC1(m) * AC1(n) AC0 * 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 I/O（n） Q 来自邻级输出(m) AC0 AC1(n) AC1(m) 2.GAL16V8的结构控制字 GAL16V8的各种配置由结构控制字确定。 图10.7.3 GAL16V8结构控制字的组成 32位 乘积项禁止位 4位 XOR(n) 1位 SYN 8位 AC1(n) 1位 AC0 4位 XOR(n) 32位 乘积项禁止位 82位 12～15 16～19 12