数字电路与数字逻辑10-2.ppt

* 三、行地址结构 图10.6.5 GAL16V8编程单元的地址分配 移 位 寄 存 器 与逻辑阵列 与逻辑阵列 PT63 PT32 PT31 PT0 0 31 32 电 子 标 签 电 子 标 签 保 留 地 址 空 间 33 59 结 构 控 制 字 60 82位 加密单元 保留 整体擦除 61 62 63 SDO SDI SCLK 行 地 址 熔丝图 0000 ??? 0000 0011 ??? 1010 …… 对应 ×××× ??? ×××× ×× - - ??? - × - × …… 共64行 0 31 第七节 现场可编程门阵列FPGA 一、FPGA的基本结构 1.CLB： 2.IOB: 分布于芯片中央，实现规模不大的组合、 时序电路。 分布于芯片四周，实现内部逻辑电路与 芯片外部引脚的连接。 3.IR： 包括不同类型的金属线、可编程的开关 矩阵、可编程的连接点。 4.SRAM: 存放编程数据。 图 10.7.2 FPGA内SRAM单元 Q Q T 读/写 数据 组态控制 图 10.7.1 FPGA的基本结构框图 二、CLB和IOB 1.XC2000系列的CLB (1) 组合逻辑电路 ①工作方式 ②激励信号 ③时钟信号