DDS原理(精品·公开课件).pptVIP

滤波器的设计的讨论 采用低通还是带通? 要不要采用跟踪滤波? 用Max+plusII设计DDS系统数字部分最简单的方法是采用原理图输入。相位累加器调用lmp_add_sub加减法器模拟，相位累加器的好坏将直接影响到整个系统的速度，采用流水线技术能大幅度地提升速度。 波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。 波形存储器设计主要考虑的问题是其容量的大小，利用波形幅值的奇、偶对称特性，可以节省3/4的资源，这是非常可观的。 为了进一步优化速度的设计，可以选择菜单Assign|Globan Project Logic Synthesis的选项Optimize10（速度），并设定Global Project Logic Synthesis Style为FAST，经寄存器性能分析最高频率达到100MHz以上。用FPGA实现的DDS能工用在如此之高的频率主要 依赖于FPGA先进的结构特点。 DDS参考设计采用QuartusII是Altera近几年来推出的新一代可编程逻辑器件 Quicklogic提供部分源文件是Quicklogic 专用文件  采用FPGA设计成的DDS数控振荡器NCO (输出为数字波形,须外加D/A) Verilog设计的代码文件和其他文件 `include romtab.v `includ