基本逻辑运算(精品·公开课件).ppt

2．或运算 2.2、常用复合逻辑 2．或非 ——由或运算和非运算组合而成。 3．“异或”和“同或” 异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。 集成门电路的分类 2.3.1 TTL与非门的基本结构及工作原理 3 主要参数 b.采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。 几个重要参数 （1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。 VOH 的标准值是3V。 （2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。 VOL 的标准值是0.3V。 （3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。(0.8-1V) 低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V （7）输入低电平电流IIL与输入高电平电流IIH 1.输入低电平电流IIL——是指当门电路的输入端接低电平时，从  门电路输入端流出的电流。 可以算出： （8）灌电流负载——当驱动门输出低电平时，电流从负载门 灌入驱动门。 NOL称为输出低电平时的扇出系数。 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。为此，专门生产了一种可以进行线与的门电路——集电极开路门。 （1）当输出高电平时 RP不能太大。RP为最大值时要保证输出电压为VOH（min）。 得： （1）三态输出门的结构及工作原理。 当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。 当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。 三态门在计算机总线结构中有着广泛的应用。 （a）组成单向总线——实现信号的分时单向传送。 2.3.3 CMOS门电路的构成 MOS管的结构 当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。 一、TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的VOH（min）≥负载门的VIH（min） 驱动门的VOL（max）≤负载门的VIL（max） 驱动门的IOH（max）≥负载门的IIH（总） 驱动门的IOL（max）≥负载门的IIL（总） （b）用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。 （2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。 3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。 本章小结 2）三态门 去掉非门G，则EN=1时，为工作状态， EN=0时，为高阻态。 （b）组成双向总线， 实现信号的分时双向传送。 （2）三态门的应用 S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底 金属层 氧化物层 半导体层 PN结 1. CMOS非门（反相器） 分析CMOS门电路的方法：MOS管从栅极输入，漏极输出；对N沟道管，输入逻辑1导通（相当于开关闭合），输入逻辑0截止（相当于开关断开）；对P沟道管则相反，即输入逻辑0导通，输入逻辑1截止。 CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET 互补而成。 2. CMOS与非门 Y V A B DD T P1 T N2 T N1 P2 T 3. CMOS或非门 Y V A B P1 T DD T N2 P2 T N1 T 后级为与或非门，经过逻辑变换，可得： 4．CMOS异或门电路 由两级组成，前级为或非门，输出为 5 ．CMOS三态门 当EN=0时，TP2和TN2同时导通，为正常的非门， 输出 1 △ A L EN 2.3.4 集成逻辑门电路的应用