基于FPGA多通道行波高速采集录波系统设计.PDFVIP

２０１７年５月 Ｅｌｅｃｔｒｉｃ Ｐｏｗｅｒ Ｅｎｇｉｎｅｅｒｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ 第３６卷　 第３期 １１９ 基于ＦＰＧＡ 的多通道行波高速采集录波系统设计 赵玉灿，李　 彦，陈玉林，李权伟，孙　 浩 （南京南瑞继保电气有限公司，江苏 南京 ２１１１０２） 摘　 要：设计了一种基于ＦＰＧＡ 的多通道行波高速采集及录波系统，利用ＦＰＧＡ 片内双端口ＲＡＭ及片外大容量 ＤＤＲ构成分布式两级录波缓存，搭配ＤＳＰ 嵌入式处理器，可实现集中式行波测距装置多通道行波信号的高速采 集、连续暂态录波、长过程录波功能。 该系统所采用的分级缓存机制，解耦了信号采集的“高速率”与数据缓存的 “大容量”应用需求，既实现多路行波数据的实时高速采集、连续暂态录波所需的高数据吞吐率，又具备大容量缓存 空间用于故障测距算法离线分析与录波数据转储，很好地满足了电力行业输电线路行波测距相关的技术规范 要求。 关键词：高速采集；多通道；分布式两级录波缓存；连续暂态录波 ＋ 中图分类号：ＴＰ２７４ ．２　 　 　 　 　 文献标志码：Ａ　 　 　 　 　 文章编号： － － － ２０９６ ３２０３（２０１７）０３ ００　 ０　 及录波缓存的性能需求和技术规范［１０，１１］。 ０　 引言 １　 硬件系统结构 电力系统中输电线路发生故障时，在故障点会 产生奇异突变的行波信号，对行波信号进行计算分 该行波采集及录波缓存系统采用嵌入式硬件 － ［１２，１３］ ［１ ４］ 平台设计 ，硬件上由前端行波数据采集电路、 析，运用故障测距算法 ，可快速定位故障点位 置。 由于行波信号频带较宽，以及对故障测距的精 ＦＰＧＡ器件、嵌入式处理器ＤＳＰ、大容量高速存储器 度要求，行波信号的采集要求较高的采样率和采样 ＤＤＲ组成。 系统结构如图１所示。 该系统可实现 精度；行波测距装置还需能接入多条线路，且能实 多条线路的故障测距和录波功能，ＦＰＧＡ 是行波采 现连续暂态录波。 因此，行波信号的采集具有采样 集和录波子系统的核心，实现行波数据的采集和录 率高、模拟通道多的特点，进而要求行波数据的缓 波缓存控制功能，包括驱动前端行波数据采集电 存吞吐率高、容量大。 路、维护两级录波缓存读写指针、响应 ＤＳＰ 的录波 传统的单通道、低采样率的采集及缓存系统已 指令、控制行波数据流等。 ＤＳＰ 处理器负责故障测 ［５］ ［６］ 距功能，包括录波启动计算、下发单次或连续录波 无法满足上述需求 。 在基于ＦＰＧＡ 的架构中 ， 若仅使用 ＦＰＧＡ 片内双端口ＲＡＭ存储资源，通过 触发命令、录波数据分析、输出故障测距结果、故障 ［７］ ［１４］ － 波形转储等 。 “冻结 解冻”的触发录波模式 ，虽然能实现数据 的高吞吐率，但受限于ＦＰＧＡ 内部紧张的ＲＡＭ 资 源，在缓存容量上无法满足要求。 而若采用 ＦＰＧＡ 搭配片外ＳＤＲＡＭ 的形式，单纯将ＳＤＲＡＭ作为波形 数据缓存区，虽然满足了大容量的需求，却由于 ＳＤＲＡＭ 的读写端口不能同时操作，无法在高速行波 采集的同时实现高数据吞吐率的波形缓存数据搬 移，存在录波死区的情况。 如文献［８］无法在不