VerilogDL数字频率计.docVIP

郭祥斌 基于Verilog HDL数字频率计设计与实现 第 PAGE \* MERGEFORMAT - 10 - 页 共 NUMPAGES \* MERGEFORMAT 40 页 PAGE 10 - 基于Verilog HDL数字频率计设计与实现 课程设计任务书 学院：计算机与通信工程学院 专业：网络工程专业 课程名称 计算机组成原理课程设计 时 间 2010～2011学年第一学期17～18周 学生姓名 郭祥斌 指导老师 陈沅涛 题 目 主要内容： （1）数字频率计前端信号的放大整形处理 （2）数字频率计的Verilog HDL设计实现 （3）数字频率计的CPLD/FPGA制作 要求： （1）通过对相应文献的收集、分析以及总结，给出相应课题的背景、意义 及现状研究分析。 （2）通过课题设计，掌握计算机组成原理的分析方法和设计方法。。 （3）学按要求编写课程设计报告书，能正确阐述设计和实验结果。 （4）学生应抱着严谨认真的态度积极投入到课程设计过程中，认真查阅相应 文献以及实现，给出个人分析、设计以及实现。 应当提交的文件： （1）课程设计报告。 （2）课程设计附件（主要是源程序）。 课程设计成绩评定 学 院 计算机通信工程 专 业 网络工程 班