altium,designer,10介绍和原理图及模板设计.docxVIP

altium,designer,10介绍和原理图及模板设计 　　篇一：Altium_Designer10中制作原理图模板及调用 　　1、 新建一个原理图文件；  　　2、 如图在Design-DocumentOptions下，把 Title Block 的选项去掉；  　　3、 将文件保存为“ .SchDot”格式；  　　4、 使用Place-Drawing Tools-Line 绘制出如下图所示界面（根据自身需要）；  　　5、 其中“*”的Text，在其属性中选择与其对应的，如“=Title”； 　　6、 Version和Others为自定义的，设置成“=Version”、“=Others”；　　7、 保存文件并将文件放置到软件安装目录下的Template下，具体目录在DXP-Preferences- Data Management-Template下查看到； 　　8、 在Tools-Schematic Preerences-General 下将Defaults中的Template设置成上面自定义  　　的“.SchDot”文件； 　　9、 这样在新建SchDoc文件时，模板会自动加入； 　　10.模板中文字的添加  　　（1）、对于“*”部分，可在Design-Document Options-Parameters下找到并添加  　　（2）、对于“Version和Others”自定义部分，可在Design-Document Options-Parameters先添加“Version和Others”变量，再修改内容；  　　11、模板的设置和去除可以在Design-Template中进行。 　　篇二：Altium Designer 10 PCB简要设计及其例程 　　Altium Designer 10 PCB简要设计及其例程  　　1、 PCB 简要设计  　　关于对原理图或者说是对整个项目的编译，这一步是为生成网络表，做准备工作，在 project，project options 中打开下图  　　 DRC 规则  　　对于电气规则方面，我在网上搜索了些注解，以供参考:  　　Violations Associated with Buses 有关总线电气错误的各类型（共 12 项）bus indices out of range 总线分支索引超出范围  　　Bus range syntax errors 总线范围的语法错误  　　Illegal bus range values 非法的总线范围值  　　Illegal bus definitions 定义的总线非法  　　Mismatched bus label ordering 总线分支网络标号错误排序  　　Mismatched bus/wire object on wire/bus 总线 / 导线错误的连接导线 / 总线Mismatched bus widths 总线宽度错误  　　Mismatched bus section index ordering 总线范围值表达错误  　　Mismatched electrical types on bus 总线上错误的电气类型  　　Mismatched generics on bus (first index) 总线范围值的首位错误  　　Mismatched generics on bus (second index) 总线范围值末位错误  　　D： violations associated with nets 有关网络电气错误（共 19 项）  　　adding hidden net to sheet 原理图中出现隐藏网络  　　adding items from hidden net to net 在隐藏网络中添加对象到已有网络中auto-assigned ports to device pins 自动分配端口到设备引脚  　　duplicate nets 原理图中出现重名的网络  　　floating net labels 原理图中有悬空的网络标签  　　global power-objects scope changes 全局的电源符号错误  　　net parameters with no name 网络属性中缺少名称  　　net parameters with no value 网络属性中缺少赋值  　　nets containing floating input pins 网络包括悬空的输入引脚  　　nets with multiple names 同一个网络被附加多个网络名  　　nets with n