《外文文献翻译--I2C总线规范》-毕业论文.docVIP

河北大学工商学院2011届本科生外文文献翻译 PAGE PAGE 1 I2C 总线规范 13 Hs 模式 高速模式（Hs 模式）器件对I2C总线的传输速度有具大的突破。Hs 模式器件可以在高达3.4Mbit/s 的位速率下传输信息，而且保持完全向下兼容快速模式或标准模式（F/S） 模式器件，也就是说它们可以在一个速度混合的总线系统中双向通讯。Hs 模式传输除了不执行仲裁和时钟同步外，与F/S 模式系统有相同的串行总线协议和数据格式。虽然Hs 模式器件是首选的器件（它们可以在大量的应用中），使用但是新器件有没有快速或Hs 模式I2C总线接口由应用决定。 13.1 高速传输 要获得位速率高达3.4Mbit/s 的传输，对正常的I2C总线规范要作出以下的改进： Hs 模式主机器件有一个SDAH 信号的开漏输出缓冲器和一个在SCLH 输出的开漏极下拉和电流源上拉电路 ，这个电流源电路缩短了SCLH 信号的上升时间。任何时侯在Hs 模式只有一个主机的电流源有效。 在多主机系统的Hs 模式中，不执行仲裁和时钟同步，以加速位处理能力仲裁过程一般在前面用F/S 模式传输主机码后结束。 Hs 模式主机器件以高电平和低电平是1:2 的比率产生一个串行时钟信号。解除了建立和保持时间的时序要求。 还可以选择Hs 模式器件有内建的电桥。在Hs 模式传输中，Hs 模式器件的高速数据（SDAH）和高速串行时钟（SCLH） 线通过这个电桥与F/S 模式器件的SDA 和SCL 线分隔开来。减轻了SDAH 和SCLH 线的电容负载，使上升和下降时间更快。 Hs 模式从机器件与F/S 从机器件的唯一差别是它们工作的速度。Hs 模式从机在SCLH 和SDAH输出有开漏输出的缓冲器。SCLH 管脚可选的下拉晶体管可以用于拉长SCLH 信号的低电平，但只允许在Hs 模式传输的响应位后进行。 Hs 模式器件的输出可以抑制毛刺，而且SDAH 和SCLH 输出有一个Schmitt 触发器。 Hs 模式器件的输出缓冲器对SDAH 和SCLH 信号的下降沿有斜率控制功能。 图20 是只有Hs 模式器件的系统的物理I2C总线配置。主机器件的SDA 和SCL 管脚只在速度混合的总线系统中使用，在只有Hs 模式的系统中不需要连接。此时，这些管脚有其他功能。 可选的串连电阻RS 保护I2C总线器件的I/O 级，防止总线上高电压的毛刺影响I/O 级并将振荡和干扰减到最小。 上拉电阻Rp 使SDAH 和SCLH 线在总线空闲的时侯保持高电平，并确保信号在要求的上升时间内从低电平变成高电平。对于电容负载很高（100pF） 的总线线路，为了符合上升时间的要求可以用外部上拉电流源代替Rp。除非跟着一个响应位，Hs 模式传输的SCLH 时钟脉冲上升时间被激活主机的内部电流上拉电路MCS 缩短。 图20 只有Hs 模式器件的I2C总线配置 (1)这里不使用SDA 和SCL 它们可作其他用途。 (2)到输入滤波器。 (3)只有激活的主机能使用它的电流源上拉电路。 (4)虚线的晶体管是可选的开漏输出可以延长串行时钟信号SCLH。 13.2 Hs 模式的串行数据传输格式 Hs 模式的串行数据传输格式符合标准模式I2C总线规范。Hs 模式只能在下面的情况下（所有都在F/S模式）启动： 1． 起始条件（S） 2．8 位的主机码(00001XXX) 3．不响应位（A） 图21 和22 详细地显示了这些情况。主机码有两个主要的功能：它允许在F/S 模式速度下竞争主机之间仲裁和同步，结果得到一个获胜的主机。它表示Hs 模式传输的开始。 Hs 主机码是保留的8 位代码，它不用于从机寻址或其他目的。而且，由于每个主机都有唯一的主机码，I2C总线系统最多可以有8 个Hs 模式主机（主机码0000 1000 应保留作测试和诊断用）。Hs 模式主机器件的主机码是软件可编程的，由系统设计者决定。 仲裁和时钟同步只在获胜主机仍然激活传输主机码和不响应位（A） 时发生。主机码向其他器件表示开始Hs 模式传输，而且连接的器件必须符合Hs 模式规范。由于不允许器件响应主机码，主机码后面应跟着不响应位（）。 在不响应位（）后，而且SCLH 线被上拉到高电平时，激活的主机切换到Hs 模式并使能（在tH见图22） SCLH 信号的电流源上拉电路。由于另一个器件通过延长SCLH 信号的低电平周期可以拉长tH前的串行传输，当所有器件释放了SCLH 线而且SCLH 信号到达高电平时，激活主机使能它的电流源上拉电路，因此加速了SCLH 信号最后部分的上升时间。 然后，激活的主机发送一个重复起始条件（Sr） 接着是7 位从机地址（或者10 位从机地址，见第14章）和R/ 位地址，并从选中的从机接收到一个响应位（A）。 在重复起始条件和每个响应