《基于硬件描述语言VHDL的电子钟设计》-毕业论文.docVIP

下载本文档

7
0
约1.79万字
约 34页
2018-11-21 发布于广西
举报
版权申诉

《基于硬件描述语言VHDL的电子钟设计》-毕业论文.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

PAGE 目录 TOC \o 1-3 \u 1 引言 PAGEREF _Toc200898933 \h 1 2 相关知识介绍 PAGEREF _Toc200898934 \h 1 2.1 VHDL介绍 PAGEREF _Toc200898935 \h 2 2.2 自顶向下设计方法 PAGEREF _Toc200898936 \h 3 2.3 Quartus Ⅱ开发平台 PAGEREF _Toc200898937 \h 3 2.4 CPLD简介 PAGEREF _Toc200898938 \h 4 3 电子钟系统设计方案 PAGEREF _Toc200898939 \h 4 3.1 电子钟系统设计要求 PAGEREF _Toc200898940 \h 4 3.2 系统设计方案概述及工作原理 PAGEREF _Toc200898941 \h 4 4 电子钟顶层设计 PAGEREF _Toc200898942 \h 5 4.1 顶层设计分析 PAGEREF _Toc200898943 \h 5 4.2 顶层电路图 PAGEREF _Toc200898944 \h 6 5 各模块电路的设计 PAGEREF _Toc200898945 \h 6 5.1 正常计数时间功能模块 PAGEREF _Toc200898946 \h 6 5.1.1 分频组件设计 PAGEREF _Toc200898947 \h 7 5.1.2 60进制计数器设计 PAGEREF _Toc200898948 \h 7 5.1.3 24进制计数器设计 PAGEREF _Toc200898949 \h 8 5.2 定时器设定于计时功能模块 PAGEREF _Toc200898950 \h 9 5.2.1 定时器组件设计思路及原理图 PAGEREF _Toc200898951 \h 9 5.2.2 定时器仿真波形 PAGEREF _Toc200898952 \h 10 5.3 闹钟模块设计 PAGEREF _Toc200898953 \h 11 5.3.1 闹钟组件的设计思路及原理图 PAGEREF _Toc200898954 \h 11 5.3.2 仿真波形 PAGEREF _Toc200898955 \h 11 5.4 输出选择与数码转换模块设计 PAGEREF _Toc200898956 \h 12 5.4.1 秒/分查表组件设计 PAGEREF _Toc200898957 \h 12 5.4.2 小时查表组件设计 PAGEREF _Toc200898958 \h 13 5.5 扫描多路输出模块 PAGEREF _Toc200898959 \h 14 5.5.1 bin2led 组件设计 PAGEREF _Toc200898960 \h 14 5.5.2 scan4 组件设计 PAGEREF _Toc200898961 \h 15 5.5.3 scan2 组件设计 PAGEREF _Toc200898962 \h 16 6 各模块硬件实现结果 PAGEREF _Toc200898963 \h 17 6.1 正常计数模块的硬件实现结果 PAGEREF _Toc200898964 \h 18 6.2 定时模块的硬件实现结果 PAGEREF _Toc200898965 \h 19 6.3 闹钟模块硬件实现结果 PAGEREF _Toc200898966 \h 20 7 小结 PAGEREF _Toc200898967 \h 20 参考文献： PAGEREF _Toc200898968 \h 20 致谢 PAGEREF _Toc200898969 \h 21 附录：部分模块代码 PAGEREF _Toc200898970 \h 21 基于硬件描述语言VHDL的电子钟设计孔祥莉（计算机科学与技术学院，信息工程专业，2004级2班，042210212）摘要：VHDL（Very High Speed Integrated Circuit Hardware Description Language 即超高速集成电路硬件描述语言）在当今电子工程领域已经成为通用的硬件描述语言。本文使用VHDL硬件描述语言设计了一个电子钟系统。该系统在开发软件Quartus Ⅱ环境中设计完成，本文给出了设计该数字系统的流程和方法，最后通过CPLD实现预定功能。关键词：硬件描述语言；VHDL；Quartus Ⅱ；电子钟；CPLD Design of Electronic clock Based On Hardware Description Language VHDL Kong Xiangli (Scho