数字电路与逻辑电路设计 第9章 实验(精品·公开课件).pptVIP

第9章 实 验 实验 一 TTL门电路逻辑功能测试及三态输出门应用 1、4路（2-3-3-2）输入的与或非门74LS54 逻辑表达式： （1）三种状态：高电平、低电平和高阻态。 （2）控制端EN(使能端)： 两种使能方式---低电平使能和高电平 使能端无效时---输出门处于高阻态，相当于电路与负载断开。 3、三态输出门实现多路信息的分时采集 四、实验内容及要求 1、熟悉综合实验箱的基本功能； 实验 二 中规模组合逻辑芯片的应用及组合逻辑设计 2、实验元器件 （1）74LS20 —— 4输入2与非门 二进制译码器输出项——与非关系 （4）可以用多个与非门对同一个二进制译码器输出进行不同的组合实现多输出组合逻辑函数，如 4、数据选择器设计单个输出逻辑电路的基本原理 实验三 中规模时序逻辑芯片的应用及时序电路设计 三、实验的基本原理 4、74LS90：二－五－十进制异步计数器 5、74LS193：双时钟4位同步加/减可逆计数器 6、CD4040：十二位串行进位二进制计数器/分频器 四、实验内容及要求 4、AT28C16 --- E2PROM只读电擦除存储器 ※ CP+：加法计数时钟输入端，上升沿有效，在进行减法计数时应长期处于高电平； ※ CP-：减法计数时钟输入端，上升沿有效，在进行加法计数时应长期处于高电平。 ※ LD：异步预置控制端