全速率时钟数据恢复电路的设计.docx

  1. 1、本文档共141页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
全速率时钟数据恢复电路的设计

优秀毕业论文 精品参考文献资料 Classified Index: TN432 U.D.C: 621.3 Dissertation for the Master Degree in Engineering DESIGN OF 2.5GHz FULL SPEED CLOCK AND DATA RECOVERY CIRCUIT Candidate: Song Chaojun Supervisor: Associate Prof. Lai Fengchang Academic Degree Applied for: Master of Engineering Specialty: Microelectronics Affiliation: School of Information Science and Engineering Date of Defense: June, 2009 Degree-Conferring-Institution: Harbin Institute of Technology 哈尔滨工业大学工学硕士学位论文 哈尔滨工业大学工学硕士学位论文 - - I - 摘 要 过去二十年来,电话、传真、电视和数据等信号传递的爆炸性需求推动 了光纤通信的迅速发展,光纤通信以及与之相关的技术和工艺取得了革命性 的进步,美国同步光网络(SONET)和国际同步数字体系(SDH)标准的建 立为光纤通信系统的大规模研制和应用开辟的前进的道路。现在,2.5Gbps 高速光纤通信系统已经在世界范围内进入大规模建设阶段,更高速率的系统 的研制和应用也在开展之中。 时钟数据恢复电路(CDR)正是光纤通信以及很多其他高速串行数据通 信系统中不可缺少的关键电路,也是系统向更高速率提升的主要瓶颈。同时, CDR 电路还要满足一系列苛刻的国际复用标准。 本文介绍了一种使用 0.18μm CMOS 工艺实现的,用于 SDH 系统 STM-16 (2.5Gbps)标准的时钟数据恢复电路。首先介绍了光纤通信系统的基本概念 以及常见的时钟数据恢复电路的结构和基本原理,然后介绍了一个带鉴频器 (FD)辅助频率捕获的双环路锁相环时钟数据恢复电路的设计与仿真。 从仿真结果来看,本设计电路可以稳定工作在 2.5Gbps 的速率下,并符 合 ITU-T 国际标准中对 STM-16 级别的相关要求。 关键词 光纤通信;时钟数据恢复(CDR);锁相环(PLL);互补金属氧化 物半导体(CMOS);抖动(Jitter) - - II - Abstract In the past twenty years, the great demand of transmission of telephone, fax, television and data led to a rapid development of optical communication, optical communication and its technology achieved great progress. The recommendation from SONET and SDH standardized and accelerated the researches and applications of optical communication system. Nowadays, STM-16(2.5Gb/s) has began to construct extensively, and higher-speed system is being studied. The clock and data recovery(CDR) circuit is a key component in the optical communication system as well as many other high-speed serial data communication systems, and is the main bottleneck of systems’ upgrading to higher speed. The CDR circuit is asked to meet a series of hard and fast standard given by the Synchronous Digital Hierarchy(SDH), which they called recommendation. This paper introduces a clock and data recovery circuit, which is realized in the standa

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档