《基于FPGA平台DDS应用设计》-毕业论文（设计）.doc

第一章 数字直接频率合成技术DDS 1.1 DDS 技术基本原理 1971 年，美国学者J.Tierney 等人撰写的“A Digital Frequency Synthesizer”一文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的数字合成原理。限于当时的技术和器件产能，它的性能指标尚不能与已有的技术相比，故未受到重视。近些年来，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis，简称DDS 或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的焦点。 随着可编程器件(Programmable Logic Device，PLD)的出现，使得DDS 技术又呈现出一种新的局面，输出频带得到了极大的提高，系统更容易集成，功耗更小。DDS 的基本原理是基于Nyquist 采样定理，将模拟信号进行采集，经量化后存入存储器中（查找表），通过寻址查表输出波形数据，再经D/A 转换滤波即可恢复原波形。其实现过程如图1-1 所示。根据Nyquist 采样定理知，要使信号能够恢复，必须满足采样频率大于被采样信号最高频率的2 倍，否则将产生混迭，经D/A 不能恢复原信号。以正弦波形式说明DDS基本原理。 图1-1、DDS实现基本过程 图1-1、DDS实现基本过程 采样后的波形数据为正弦值，存在负值，而存储器中的数是以无符号的二进制数来表示，故须将采样得到的数值加上某一常量，从而使采样得到的离散序列均为正数。而在后续D/A 转换输出波形减去一直流电平，使输出波形不含直流分量。对于上式，由于其最小值为-1，故可加上1 这个常数，将全部采样数据转换为正数。这样得到的表达 （1-1） 此外，存储器数据为有限位，而上述正弦值一般为无穷位数的无理数，故须将采集到的波形进行量化，其过程就是对上述数据进行截尾处理，得到有限位二进制数据。事实上，在DDS 技术实现过程中，上述数据采样与量化两过程一般是由软件一起来完成。波形的存储与恢复一般则由硬件来实现，这也是一般意义下的直接数字频率合成器。将量化的波形数据存入存储器中（查找表），相位累加器产生地址，对存储器查表寻址输出离散化的波形序列，经D/A 转换输出模拟波形。对于单频的正弦信号，它的相位是时间的线性函数，其对时间的导数 （1-2） 相位函数的斜率决定正弦信号的频率，而相位函数的斜率取决于每个时钟周期相位增量。控制每个周期相位的增量即可控制合成信号的频率。改变累加步长，就可以改变输出信号的频率。 图1-2、时钟信号clk同步时，不同相位增量对应得累加器输出 图1-3、D/A后DDS输出的不同相位增量对应的正弦波 1.2 DAC数模电路设计 图1-4、DAC0832的逻辑框图与管脚排列 图1-4、DAC0832的逻辑框图与管脚排列 由于DDS数据输出速率为50MHZ，所以DAC转换速率必须大于50MHZ/s，选择DAC0832作为D/A转换芯片。DAC0832是采用CMOS工艺制成的单片直流输出型8位数/模转换器。如图4-82所示，它由倒T型R-2R电阻网络、模拟开关、运算放大器和参考电压VREF四大部分组成。运算放大器输出的模拟量V0为： （1-3） 输出的模拟量 与输入的数字量成正比，这就实现了从数字量到模拟量的转换。DAC0832输出的是电流，一般要求输出是电压，可以外接运算放大器实现。这里采用正负12伏电压下的LM358可以实现。 1.3 DDS 主要性能指标及优点 DDS 采用全数字技术实现频率合成，使其与一般的频率合成相比，有一些很突出的优点及独特的性能。DDS 在相对带宽、频率转换时间、频率分辨率、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。概括来说主要有以下性能指标及优点： 输出带宽：当频率控制字K=1 时（即：向相位累加器中送入的累加步长为1），则输出的最低频率 （1-4） 是时钟频率，是累加器位数，当相位累加器个数很高时，最低输出频率可以到mHz，甚至更低，可以认为DDS最低合成频率为0频。DDS 最高输出频率受限于系统时钟频率和一个周波波形系列点数，在时钟频率为fc、采样点数为M（存储深度）下，最高输出频率为 （1-5） 这是一个比较大的数值，所以，DDS 相对其它频率合成技术，其带宽得到了极大的提高。 分辨率：频率分辨率也就是频率的最小步进量，其值