时序逻辑电路-浙江大学.PPTVIP

  • 15
  • 0
  • 约5.48千字
  • 约 29页
  • 2018-11-29 发布于天津
  • 举报
时序逻辑电路-浙江大学

异步二进制减法计数器 在末位-1时,从低位到高位逐位借位方式工作 原则:每1位从“0”变“1”时,向高位发出进位,使高位翻转 ZDMC – Lec.#10 异步十进制加法计数器 原理:在4位二进制异步加法计数器上修改而成,要跳过1010 ~ 1111这六个状态 ZDMC – Lec.#10 1 2 3 4 5 6 7 8 9 10 J=0 J=1 J=0 J=K=1 J=1 J=0 器件实例:二-五-十进制异步计数器74LS290 ZDMC – Lec.#10 EE141 * 页眉和页脚 EE141 * EE141 * Mealy model Moore model EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * Counters employed in digital systems quite often require a parallel-load capability for transferring an initial binary number into the counter prior to the count operation. Binary Counter with Parallel Load A counter with a parall

文档评论(0)

1亿VIP精品文档

相关文档