第四讲 乘除法器的设计.pptVIP

设计方法 模块功能与原理分析 模块结构与电路模型 VHDL语言设计实现 FPGA验证 原码一位乘法原理及实现 原码一位乘法的法则是： ①乘积的符号为被乘数的符号位与乘数的符号位相异或； ②乘积的绝对值为被乘数的绝对值与乘数的绝对值之积。即 [X]原×[Y]原＝(X0 ⊕Y0 )(|X|×|Y|) 原码一位乘法原理及实现 手工乘法运算 例：若[X]原＝0.1101，[Y]原＝1.1011，求两者之积。 解：乘积的符号为0 ⊕1 ＝1 手算过程如下： 1101 × 1011 1101 1101 0000 1101 .原码一位乘法原理及实现 原码一位乘法原理及实现 原码一位乘法器框图 原码一位乘法器功能模块 控制器设计 控制器功能：控制移位寄存器和16位寄存器。 端口定义： PORT (CLK, START : IN STD_LOGIC;