基于verilog的uart模块的设计电子设计.docVIP

电子课程设计 实践报告 题 目：基于Ven log的UART模块的设计 班 级: 信科07-4班 学 号: 姓 名： 姚万华 指导教师： __孙统风 中国矿业大学计算机学院 2010-6-2 UART（艮P Universal Asynchronous Receiver Transmitter 通用异步 收发器）是广泛使用的串行数据传输协议。UART允许在串行链路上进行 全双工的通信。通过应用EDA技术，基于CPLD/ FPGA器件设计与实现 UART的波特率产生器、UART发送器和接收器及其整合电路，目的是熟 练运用Verilog HD语言，掌握CPLD芯片的使用。波特率发生器、接 收器和发送器是UART的三个核心功能模块，利用Verilog HDL语言对 这三个功能模块进行描述并加以整合，通过MaxPlusTTlO.Ol仿真， 用串口调试助手进行验证，其结果完全符合UART协议的要求和预期的 结果。 关键词：UART；串行通讯；Verilog—HDL； CPLD；仿真 目录 第1章课题概述3 1.1课题背景3 1.2课题目的与意义 3 1.3报告组织结构2 第2章相关理论与技术 2 2.1 UART相关内容简介 2 2.1.1复杂可编程逻辑器件CPLD简介 2 RS-232 介绍 2 Verilog HDL 简介 5 2.2 UART协议介绍6 硬