基于fpga的时序逻辑电路设计.docVIP

淮北师范大学 2011届学士学位论文 基于 基于VHDL的时序逻辑电路设计 学院、专业 物理与电子信息学院 __ 电子信息工程 研究方向 电路与系统 学生姓名 龙 芳 学 号 20071342066 指导教师姓名 姜 恩 华 指导教师职称 副 教 授 2011年 4月27日 基于VHDL的时序逻辑电路设计 龙芳 淮北师范大学物理与电子信息学院235000 本文主要介绍了时序逻辑电路通过EDA软件Quartus II平台进行设计的方 法及流程。首先介绍了时序逻辑电路的相关知识，包括时序逻辑电路的特点以及 分析和设计过程。其次，文章对Quartus II软件的使用作了一定的介绍，同吋阐 述了 VHDL语言的基本构造和语法特点。最后，本文重点介绍了用VHDL语言 来设计时序逻辑电路的具体流程。文中选取了计数器，移位寄存器和序列信号发 生器三个设计实例对这一设计过程加以说明。详细介绍了用软件实现时序逻辑电 路的设计，从电路的分析到程序的编写，并仿真验证了结果的正确性，具有较强的 通用性。 关键词时序逻辑电路；EDA； Quartus II软件；VHDL语言 Sequential Logic Circuit Design Based on VHDL Long Fang School of Physics and Electronic Information，HuaiBei No