自动电子钟的设计新.docVIP

滁州学院 课程设计报告 课程名称： 数字电路课程设计 设计题目： 自动电子钟电路的设计 院 （部）： 机械与电子工程电学院 专 业： 自动化 学生姓名: 赵伟仁 学 号: 2012211286 起止日期: 2012年 6月7日 ~ 201年 6月22日 指导教师: 华贵山 目录 摘要……………………………………………………………….. 关键词…………………………………………………………… 1…………………………………………………………………….. 1.1…………………………………………………………. 1.2……………………………………………………………… 2…………………………………………………………………………. 2.1…………………………………………………….. 2.2……………………………………………………… …………………………………………………………………………………. 自动电子钟电路的设计 摘要：本文着眼于目前普遍应用电子钟的控制系统，设计一个自动电子钟 关键词：自动 电子钟 电路设计 仿真软件Multisim 1引言 1.1设计任务 1、设计自动电子钟原理电路。 ?2、设计秒指示灯闪烁电路。? 1.2 要求 （1）用24小时制进行时间显示。 （2）能够显示小时、分钟、秒。 （3）每秒钟要有秒闪烁指示。 （4）上电后从“00：00：00”开始显示。? （5）采用Multisim10.0进行仿真，验证和完善设计方案 1 设计目的 1、了解计数器芯片74LS160的使用方法以及性能指标。 2、了解自动电子钟的组成及工作原理。 3、熟悉自动电子钟的设计与制作。 4、熟练掌握仿真软件Multisim中的基本操作。 5、熟悉利用Multisim软件创建电路原理图并进行电路仿真。 2 设计思路 1、设计秒电路及其显示电路。 2、设计分电路及其显示电路。 3、设计时电路及其显示电路。 4、设计核心芯片连接电路。 3 设计过程 3.1方案设计 该自动电子钟由74LS160加计数器电路和与非门等所组成，其原理框图如图所示： 图1 自动电子钟的结构图 它的工作原理：将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒产生一个信号，该信号将控制“分计数器”的工作。“分计数器”也采用60进制计数器，每累计60分钟发出一个信号，该信号将控制“时计数器”的工作，“时计数器”采用24进制计时器，可实现对一天24小时的累计。 3.2芯片功能分析 自动电子钟电路是核心部分是六十进制加计数器电路和二十进制加数器，所以选择芯片74LS160。74LS160是同步十进制加计数器，其芯片图和其引脚图如下： 图2 74LS160D 表1 74LS160D引脚功能表 RCO 进位输出端 CLK 时钟输入端 CLR 异步清零端（上升沿有效） ENP 计数控制端 ENT 计数控制端 ABCD 并行数据输入端 LODA 同步并行置入控制端 QA--QD 输出端 74LS160D功能比较强大，除同步二进制计数功能外，还具有并行数据的同步预置功能，其功能表如下表所示： 表2 74LS160D的功能表 CLK CLR LOAD ENP ENT 工作状态 × 0 × × × 置零 ↓ 1 0 × × 预置数 × 1 1 0 1 保持 ↓ 1 1 × 0 保持（但c=0） ↓ 1 1 1 1 计数 3.3秒钟电路的设计 采用串联连接方式，异步置零法，将两片74LS160D芯片构成六十进制加计数器中，将加计数器的输出连接到数码显示管，从而显示秒数。 图3 秒钟设计电路图 3.4 分钟电路的设计 采用串联连接方式，异步置零法，将两片74LS160D芯片构成六十进制加计数器中，将加计数器的输出连接到数码显示管，从而显示分时钟数。 图4 分钟设计电路图 3.5时钟电路的设计 采用串联连接方式，异步置零法，将两片74LS160D芯片构成二十四进制加计数器中，将加计数器的输出连接到数码显示管，从而显示小时数。 图5 时钟设计电路图 4 仿真 4.1 仿真电路 (1) 根据电路设计图在仿真软件Multisim中